“硬掩模膜”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果1001171个，建议您升级VIP下载更多相关专利

[发明专利]基于混合刻蚀的金刚石薄膜GaN HEMT制备方法-CN202310259525.6在审
发明人：武玫;孙浩伦;马晓华;王平;杨凌;侯斌;张濛;郝跃 -专利权人：西安电子科技大学
申请日： 2023-03-16 - 公布日： 2023-05-12 - 主分类号： H01L21/335 文献下载
摘要：本发明公开了一种基于混合刻蚀的金刚石薄膜GaN HEMT制备方法，包括：在外延片上依次生长SiN介质层、金刚石薄膜以及SiN硬掩膜；采用循环刻蚀工艺在源区、漏区、栅区和台面电隔离区域内循环刻蚀掉SiN硬掩模和金刚石薄膜；采用湿法刻蚀对暴露出的SiN介质和剩余的SiN硬掩模进行刻蚀；在AlGaN势垒层上分别制备源电极和漏电极；在AlGaN势垒层上制备栅电极；其中刻蚀液包括：氢氟酸、氟化铵和水的混合溶液。本发明可有效去除微掩膜以及金刚石毛刺并保护AlGaN势垒层免受损伤。
基于混合刻蚀金刚石薄膜 gan hemt 制备方法

[发明专利]使用Ru及类金刚石碳硬掩模制造磁性存储器元件的方法-CN202080030017.5在审
发明人： M·皮纳尔巴斯;J·A·埃尔南德斯;E·A·多比斯;T·D·布恩 -专利权人：芯成半导体（开曼）有限公司
申请日： 2020-04-28 - 公布日： 2021-12-21 - 主分类号： H01L33/0079 文献下载
摘要：一种用于制造磁性存储器元件阵列的方法，其包含使用Ru硬掩模层及在所述Ru硬掩模层上形成的类金刚石碳硬掩模层。在晶片上沉积多个磁性存储器元件层，并在所述多个存储器元件层上沉积Ru硬掩模层。在所述Ru硬掩模层上沉积类金刚石碳层，并在所述类金刚石碳层上形成光致抗蚀剂掩模。然后执行反应性离子蚀刻以将所述光致抗蚀剂掩模的图像转移到所述类金刚石碳掩模上，并执行离子铣削以将经图案化的类金刚石碳掩模的图像转移到底层Ru硬掩模及存储器元件层上。然后可通过反应性离子蚀刻移除所述类金刚石碳掩模。
使用 ru 金刚石碳硬掩模制造磁性存储器元件方法

[发明专利]具有作为基底的半导体带的FinFET-CN201710013161.8在审
发明人：江国诚;朱熙甯;蔡庆威;王志豪;梁英强;卡洛斯·H·迪亚兹 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-01-09 - 公布日： 2017-10-03 - 主分类号： H01L21/336 文献下载
摘要：一种方法包含在半导体衬底上方形成第一硬掩模，蚀刻半导体衬底以形成凹槽，半导体带位于凹槽的两相邻的凹槽之间，在半导体带的侧壁上形成第二硬掩模，在第二硬掩模上执行第一各向异性蚀刻以去除第二硬掩模的水平部分，并使用第一硬掩模和第二硬掩模的垂直部分作为蚀刻掩模在半导体衬底上执行第二各向异性蚀刻以向下延伸凹槽。方法还包含去除第二硬掩模的垂直部分并在凹槽中形成隔离区。隔离区被凹进，且位于隔离区之间的半导体带的一部分突出为高于隔离区从而形成半导体鳍。本发明实施例涉及具有作为基底的半导体带的FinFET。
具有作为基底半导体 finfet

[发明专利]复合硬掩模层、金属氧化物半导体晶体管及其制作方法-CN200710089856.0有效
发明人：黄慧玲;陈明新;李年中;陈立勋;戴炘 -专利权人：联华电子股份有限公司
申请日： 2007-04-05 - 公布日： 2008-10-08 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种利用复合硬掩模层的金属氧化物半导体晶体管的制作方法，包含有提供表面包含有介电层与多晶硅层的基底，形成包含有中间硬掩模与覆盖该中间硬掩模侧壁的侧壁硬掩模的复合硬掩模于该多晶硅层上。进行第一蚀刻工艺，以该复合硬掩模为蚀刻掩模蚀刻该多晶硅层与该介电层，形成栅极结构；进行第二蚀刻工艺，在该栅极结构两侧的基底中分别形成凹槽。之后进行选择性外延成长工艺，在这些凹槽内分别形成外延层。本发明还公开了一种复合硬掩模层以及金属氧化物半导体晶体管。
复合硬掩模层金属氧化物半导体晶体管及其制作方法

[发明专利]用于形成双镶嵌互连结构的方法-CN201980000175.3有效
发明人：许健;肖亮;董金文;严孟;肖莉红 -专利权人：长江存储科技有限责任公司
申请日： 2019-01-02 - 公布日： 2021-04-16 - 主分类号： H01L21/768 文献下载
摘要：提供衬底，所述衬底具有导体层、导体层上的蚀刻停止层、蚀刻停止层上的电介质堆叠层和电介质堆叠层上的硬掩模层。在硬掩模层上形成具有抗蚀剂开口的光刻胶层。通过抗蚀剂开口蚀刻硬掩模层以形成硬掩模开口。通过硬掩模开口蚀刻电介质堆叠层以形成局部通路孔。修整光刻胶层以在局部通路孔上方形成加宽的抗蚀剂开口。通过加宽的抗蚀剂开口蚀刻硬掩模层，以在局部通路孔上方形成加宽的硬掩模开口。通过加宽的硬掩模开口和局部通路孔蚀刻电介质堆叠层，以形成双镶嵌通孔。
用于形成镶嵌互连结构方法

[发明专利]半导体器件及其形成方法-CN201911056735.5有效
发明人：胡恬;胡毓祥;郭宏瑞;余振华 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-31 - 公布日： 2021-05-25 - 主分类号： H01L33/46 文献下载
摘要：一种方法包括：在衬底上方沉积光子结构，该光子结构包括光子半导体层，在光子结构上方形成导电焊盘，在导电焊盘上方形成硬掩模，其中图案化硬掩模以用硬掩模区域覆盖每个导电焊盘，使用该硬掩模作为蚀刻掩模蚀刻光子结构，以形成从衬底突出的多个台面结构，每个台面结构包括光子结构、接触焊盘和硬掩模区域的部分，在多个台面结构上方沉积第一光刻胶，在第一光刻胶上方沉积第二光刻胶，图案化第二光刻胶以暴露多个台面结构的硬掩模区域，以及蚀刻硬掩模区域以暴露多个台面结构的接触焊盘的部分。
半导体器件及其形成方法

[发明专利]硬掩模表面处理-CN201410153572.3有效
发明人： D·王;P·特雷福纳斯三世;J·J·张;P-W·庄 -专利权人：罗门哈斯电子材料有限公司
申请日： 2014-01-20 - 公布日： 2017-05-24 - 主分类号： G03F1/00 文献下载
摘要：硬掩模表面处理。提供了一种处理硬掩模层表面的方法，所述硬掩模层包括具有(‑M‑O‑)n键的无机域，其中M为第3族至第14族的金属，且n＞1，所述方法包括将硬掩模表面与表面处理组合物接触，以涂布硬掩模表面，其中所述表面处理组合物包括有机溶剂和含表面活性基团的表面处理剂
硬掩模表面处理

[发明专利]线栅偏振器及其制造方法-CN201610087740.2有效
发明人：吴知勋;安泰泳 -专利权人：三星显示有限公司
申请日： 2016-02-16 - 公布日： 2020-06-19 - 主分类号： G02B5/30 文献下载
摘要：所述线栅偏振器包括：基板；多个导电布线图案，平行地形成以从基板的顶表面突出；第一硬掩模图案，设置在导电布线图案上；第二硬掩模图案，设置在第一硬掩模图案上，其中，第二硬掩模图案的锥角与第一硬掩模图案的锥角的比值为
偏振及其制造方法

[发明专利]无需使用CMP工艺去除SOI衬底上硬掩模的结构和方法-CN201280005006.7有效
发明人：权五正 -专利权人：国际商业机器公司
申请日： 2012-01-17 - 公布日： 2013-09-11 - 主分类号： H01L27/12 文献下载
摘要：本发明的实施例涉及无需使用CMP工艺去除SOI衬底上硬掩模的结构和方法。在无需使用化学机械抛光（CMP）工艺的情况下从SOI衬底去除硬掩模材料。在深沟槽反应离子刻蚀（RIE）工艺之后，在硬掩模材料上沉积阻挡材料。去除硬掩模材料的顶部上的阻挡材料。使用选择湿法刻蚀工艺去除硬掩模材料。有效控制槽的凹陷深度。
无需使用 cmp 工艺去除 soi 衬底上硬掩模结构方法

[发明专利]多孔区域结构及其制造方法-CN201980031729.6在审
发明人：弗雷德里克·瓦龙;朱利安·埃尔萨巴希;久伊·帕拉特 -专利权人：株式会社村田制作所;原子能与替代能源委员会
申请日： 2019-05-09 - 公布日： 2020-12-22 - 主分类号： H01L49/02 文献下载
摘要：多孔区域结构的特征在于使具有不均匀的孔的硬掩模边界区域密封，由此从该结构排除功能。硬掩模边界区域的密封通过使用在用于限定结构的多孔区域的阳极氧化硬掩模的顶部上沉积的硬掩模来完成。通过排除硬掩模边界区域，可以以更高的精确度控制或量化多孔区域结构的孔隙比和等效比表面。通过密封硬掩模边界区域，还可以显著地减少由于结构的下面的金属层露出而引起的腐蚀。
多孔区域结构及其制造方法

[发明专利]形成半导体器件的接触孔的方法-CN201010604280.9无效
发明人：李圣权;卜喆圭;宣俊劦;李视英;方钟植 -专利权人：海力士半导体有限公司
申请日： 2010-12-24 - 公布日： 2012-01-11 - 主分类号： H01L21/768 文献下载
摘要：一种形成半导体器件的接触孔的方法，包括以下步骤：在刻蚀目标层之上形成硬掩模；在硬掩模之上形成第一线图案；在硬掩模与第一线图案之上沿着与第一线图案相交叉的方向形成第二线图案；使用第一和第二线图案作为刻蚀阻挡层来刻蚀硬掩模而形成网状硬掩模图案；以及使用网状硬掩模图案作为刻蚀阻挡层来对刻蚀目标层进行刻蚀而形成接触孔。
形成半导体器件接触方法

[发明专利]一种沟槽优先铜互连制作方法-CN201310565715.7在审
发明人：毛智彪 -专利权人：上海华力微电子有限公司
申请日： 2013-11-13 - 公布日： 2014-03-05 - 主分类号： H01L21/768 文献下载
摘要：一种沟槽优先铜互连制作方法，包括：提供硅基衬底，并依次沉积低k值介质层、硬掩模薄膜，且在硬掩模薄膜上依次涂布第一旋涂碳薄膜和第一光刻胶；曝光和显影在第一光刻胶中，并形成第一金属槽；在硬掩模薄膜中形成第二金属槽；在硬掩模薄膜上依次涂布第二旋涂碳薄膜和第二光刻胶；曝光和显影在第二光刻胶中，并形成第一通孔；在低k值介质层中形成通孔和金属槽；实现导线金属和通孔金属填充。本发明通过使用第一旋涂碳薄膜和第二旋涂碳薄膜，并结合可形成硬膜之第一光刻胶和第二光刻胶，不仅减少了工艺材料和工艺步骤，提高了光刻工艺能力，并可以满足刻蚀后图形结构均匀度的要求，而且有效的提高产能和减少制作成本
一种沟槽优先互连制作方法

[发明专利]一种通孔优先铜互连制作方法-CN201310566557.7在审
发明人：毛智彪 -专利权人：上海华力微电子有限公司
申请日： 2013-11-13 - 公布日： 2014-02-26 - 主分类号： H01L21/768 文献下载
摘要：一种通孔优先铜互连制作方法，包括：提供硅基衬底，并依次沉积低k值介质层、硬掩模薄膜，且在硬掩模薄膜上依次涂布第一旋涂碳薄膜和第一光刻胶；曝光和显影在第一光刻胶中，并形成第一通孔；在硬掩模薄膜中形成第二通孔；在硬掩模薄膜上依次涂布第二旋涂碳薄膜和第二光刻胶；曝光和显影在第二光刻胶中，并形成第一金属槽；在低k值介质层中形成通孔和金属槽；实现导线金属和通孔金属填充。本发明通过使用第一旋涂碳薄膜和第二旋涂碳薄膜，并结合可形成硬膜之第一光刻胶和第二光刻胶，不仅减少了工艺材料和工艺步骤，提高了光刻工艺能力，并可以满足刻蚀后图形结构均匀度的要求，而且有效的提高产能和减少制作成本
一种优先互连制作方法

[发明专利]半导体装置制造方法-CN200910118140.8无效
发明人：山口晋平 -专利权人：索尼株式会社
申请日： 2009-03-04 - 公布日： 2009-09-23 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种半导体装置制造方法，所述制造方法包括如下步骤：在内部形成有源极区域的半导体基板上形成带有掩模开口的硬掩模层；在所述掩模开口的侧壁上形成侧壁层掩模；使用所述侧壁层掩模和所述硬掩模层作为掩模，形成沟槽并使所述沟槽到达所述源极区域；除去所述侧壁层掩模；在所述掩模开口和所述沟槽的内部形成栅极电极，且在所述栅极电极的下面设有栅极绝缘膜；在所述栅极电极的侧壁上形成侧壁层；以及在接近所述栅极电极的所述半导体基板的表面上形成漏极区域
半导体装置制造方法

[发明专利]用于制造竖直半导体器件的方法和竖直半导体器件-CN201410588799.0在审
发明人： P·布兰德尔;M·H·佩里 -专利权人：英飞凌科技股份有限公司
申请日： 2014-10-28 - 公布日： 2015-05-06 - 主分类号： H01L21/336 文献下载
摘要：提供半导体晶片，其包括第一导电类型的第一半导体层、与第一半导体层形成第一pn结的第二导电类型的第二半导体层以及与第二半导体层形成第二pn结并且延伸到晶片的主表面的第一导电类型的第三半导体层；在主表面上形成硬掩模，该硬掩模包括通过第一开口彼此间隔开的硬掩模部分；使用硬掩模蚀刻从主表面到第一层中的深沟槽，使得在主表面处由相应硬掩模部分覆盖的台面区域被形成在毗邻沟槽之间；填充沟槽和硬掩模的第一开口；以及蚀刻硬掩模以在台面的主表面处的硬掩模中形成第二开口
用于制造竖直半导体器件方法

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top