“硅晶圆加”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1243248个，建议您升级VIP下载更多相关专利

[发明专利]一种晶圆背面金属化结构、薄化装置及金属化制程方法-CN202010098702.3在审
发明人：苏晋苗;苏冠暐 -专利权人：北京芯之路企业管理中心（有限合伙）
申请日： 2020-02-18 - 公布日： 2020-07-10 - 主分类号： H01L21/67 文献下载
摘要：本发明涉及电子技术领域，尤其是一种晶圆背面金属化结构、薄化装置及金属化制程方法，包括薄化后的集成电路晶圆，所述的薄化后的集成电路晶圆为硅晶圆基板，硅晶圆基板上表面为形成有集成电路，硅晶圆基板的下表面为薄化后的晶圆背面，硅晶圆基板的上表面位于集成电路的上方设置有保护胶层，晶圆背面向下依次设置有金属种子层、金属薄膜层和离子注入保护层，本发明提升产能及良率、提高自动化率使操作安全与优化质量、节省设备投资及维修费、减少原料耗材费用
一种背面金属化结构化装方法

[发明专利]一种晶圆集成系统基板及直流压降优化方法-CN202310966818.8在审
发明人：邓庆文;张坤;霍婷婷;万智泉 -专利权人：之江实验室
申请日： 2023-08-03 - 公布日： 2023-09-05 - 主分类号： H01L23/498 文献下载
摘要：本发明提供了一种晶圆集成系统基板及直流压降优化方法，包括：晶圆基板与配电板；晶圆基板内设置有若干GND硅通孔和VCC硅通孔；晶圆基板内还设置有VCC网格层；配电板的上表面设置有若干GND焊盘和VCC焊盘；配电板内设置有VCC网络层，VCC网络层上设置有若干无铜区域；GND焊盘与晶圆基板中的GND硅通孔一一对应；VCC焊盘与晶圆基板中的VCC硅通孔一一对应；通过调整若干无铜区域的分布改变配电板中VCC网络层的电压分布，进而补偿晶圆基板中VCC网格层的直流压降。本发明解决了晶圆基板设计中直流压降大的难题，为晶圆集成系统的设计、制造提供了技术支撑。
一种集成系统直流优化方法

[实用新型]一种晶圆背面的金属化结构-CN202020179384.9有效
发明人：苏晋苗;苏冠暐 -专利权人：北京芯之路企业管理中心（有限合伙）
申请日： 2020-02-18 - 公布日： 2020-12-01 - 主分类号： H01L21/67 文献下载
摘要：本实用新型涉及电子技术领域，尤其是一种晶圆背面的金属化结构，包括薄化后的集成电路晶圆，所述的薄化后的集成电路晶圆为硅晶圆基板，硅晶圆基板上表面为形成有集成电路，硅晶圆基板的下表面为薄化后的晶圆背面，硅晶圆基板上位于集成电路的上方设置有保护胶层，晶圆背面向下依次设置有金属种子层、金属薄膜层和离子注入保护层，本实用新型提升产能及良率、提高自动化率使操作安全与优化质量、节省设备投资及维修费、减少原料耗材费用、金属层较佳的附着性等目标的解决方案，在产品良率与产能上均具有优势
一种背面金属化结构

[发明专利]具有氧化镓纳米结构的硅晶圆器件及其制备方法、半导体器件-CN202310092618.4在审
发明人：张苗苗;玉虓;韩根全 -专利权人：之江实验室
申请日： 2023-01-17 - 公布日： 2023-04-21 - 主分类号： H01L31/18 文献下载
摘要：本发明涉及具有氧化镓纳米结构的硅晶圆器件及其制备方法、半导体器件。该制备方法包括：提供硅晶圆，硅晶圆包括依次层叠设置的硅顶层、掩埋氧化物层及硅基底层；将硅晶圆进行刻蚀，刻蚀方向为由硅顶层向掩埋氧化物层的垂直方向，得到具有凹槽的结构化复合衬底，凹槽包括贯穿硅顶层的第一凹槽以及由第一凹槽延伸至掩埋氧化物层内部形成的第二凹槽，第二凹槽的深度小于掩埋氧化物层厚度；将结构化复合衬底在碳纳米材料、镓源及氧源环境条件下进行化学气相沉积，使镓源在第一凹槽内沉积生长，得到具有氧化镓纳米结构的硅晶圆器件该制备方法使硅晶圆器件中氧化镓纳米结构形成高效电子传输通道，同时降低结晶层产生，避免电子在结晶层传输。
具有氧化纳米结构硅晶圆器件及其制备方法半导体器件

[发明专利]一种三维集成TSV针肋微流道主动散热封装方法及结构-CN202111583684.9在审
发明人：周超杰;夏晨辉;王刚;明雪飞;李奇哲 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-12-22 - 公布日： 2022-05-06 - 主分类号： H01L23/473 文献下载
摘要：在裸硅晶圆上刻蚀盲孔，并对其进行电镀填充，制成带TSV铜柱的硅基板晶圆；在硅基板晶圆的底部刻蚀出芯片槽并埋入异构芯片；在硅基板晶圆的底部表面形成RDL和UBM的多层互联金属再布线；减薄硅基板晶圆片的顶部直至漏出TSV铜柱；在减薄的硅基板晶圆上刻蚀出针肋微流道及进出口通道，完成TSV针肋微流道下盖板；重复上述工序制作出TSV针肋微流道上盖板；将TSV针肋微流道上盖板和TSV针肋微流道下盖板进行面对面SoIC键合，实现微流道密封，完成微流道单元；利用晶圆级植球工艺，在重构的多层硅基晶圆的UBM处植上焊球，再对三维集成TSV针肋微流道圆片进行划片形成最终的封装体。
一种三维集成 tsv 针肋微流道主动散热封装方法结构

[发明专利]一种硅晶圆降低减薄翘曲的方法-CN202010430792.1在审
发明人：李国强 -专利权人：河源市天和第三代半导体产业技术研究院
申请日： 2020-05-20 - 公布日： 2020-09-25 - 主分类号： H01L21/304 文献下载
摘要：本发明公开了一种硅晶圆降低减薄翘曲的方法，包括以下步骤：通过自动减薄机将LED芯片的硅晶圆进行磨削，磨削的速度不大于0.3μm/s，磨削后所剩余的晶圆厚度控制在170～300μm之间；通过丙酮清洗磨削后的硅晶圆，洗掉磨削后表面的有机物和脏污；配置硅腐蚀液，静止15分钟以上；使用硅腐蚀液进行化抛处理；进行CMP化抛处理。通过化学抛光和CMP化抛后，可以大量释放磨削表面损失层之间的相互应力，有效减少硅晶圆的翘曲，降低机械式的磨削方法带来的对晶圆表面产生的翘曲，提供一种减薄后进行表面修复的方式。
一种硅晶圆降低减薄翘曲方法

[发明专利]一种将光学探头集成在硅晶圆片上的检测系统及其应用-CN202110843825.X在审
发明人：夏子奂;徐俊强;连超;王桂华 -专利权人：上海集迦电子科技有限公司
申请日： 2021-07-26 - 公布日： 2021-11-19 - 主分类号： G01B11/02 文献下载
摘要：本发明公开了一种将光学探头集成在硅晶圆片上的检测系统，包括:设置有检测装置(10)的硅晶圆片(1)，在所述硅晶圆片(1)下方设置并半包覆所述硅晶圆片的聚焦环(2)，设置在所述聚焦环(2)下方的静电吸盘(5)，间隔所述硅晶圆片(1)并在所述硅晶圆片(1)上方设置的淋气头(3)，所述淋气头(3)包括至少两个喷淋孔洞(4)，所述检测装置(10)包括光学探头模块(6)，采集模块(7)，传输模块(8)以及第一供电模块
一种光学探头集成硅晶圆片上检测系统及其应用

[发明专利]一种半导体器件及其制备方法、电子装置-CN201410559225.0有效
发明人：张先明;李志超 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-10-20 - 公布日： 2018-09-25 - 主分类号： H01L21/60 文献下载
摘要：所述方法包括步骤S1：提供器件晶圆，在所述器件晶圆的背面形成有硅通孔，其中所述硅通孔包括金属材料形成的导电层；步骤S2：对所述器件晶圆进行背部研磨至所述硅通孔的顶部，以减小所述器件晶圆的厚度；步骤S3：蚀刻所述器件晶圆的背面，以露出部分所述硅通孔；步骤S4：回蚀刻露出的所述硅通孔，以去除所述器件晶圆背面和/或所述硅通孔表面残留的所述金属材料。
一种半导体器件及其制备方法电子装置

[发明专利]贴合式SOI晶圆的制造方法-CN201780032865.8有效
发明人：小林徳弘;阿贺浩司 -专利权人：信越半导体株式会社
申请日： 2017-04-25 - 公布日： 2022-11-25 - 主分类号： H01L21/02 文献下载
摘要：公开了一种通过彼此贴合其间具有绝缘膜的接合晶圆和基底晶圆而制造贴合式SOI晶圆的方法，所述接合晶圆和基底晶圆每个由单晶硅制成。所述方法包括：在基底晶圆贴合面侧堆积多晶硅层的步骤；研磨多晶硅层表面而得到研磨面的步骤；在研磨面形成热氧化膜的步骤；在接合晶圆贴合面形成绝缘膜的步骤；通过彼此粘合绝缘膜及热氧化膜而彼此贴合接合晶圆及基底晶圆的贴合步骤；薄膜化经贴合的接合晶圆而将SOI层形成薄膜的步骤，其中用电阻率100Ω·cm或以上的单晶硅晶圆作为基底晶圆，形成于研磨面的热氧化膜厚度为15nm或以上，形成于研磨面的热氧化膜表面的RMS为0.6nm或以下从而，提供了贴合式SOI晶圆的制造方法，其中通过抑制来自贴合交界面的硼污染的影响，抑制高电阻基板的电阻率降低。
贴合 soi 制造方法

[发明专利]SOI晶圆和其制造方法以及MEMS器件-CN201210529923.7在审
发明人：吉川英治;市川淳一;吉田幸久 -专利权人：三菱电机株式会社
申请日： 2012-12-11 - 公布日： 2013-10-30 - 主分类号： H01L21/762 文献下载
摘要：本发明获得对金属杂质具有优异的吸除能力的SOI晶圆、SOI晶圆的高效制造方法、以及利用了这种SOI晶圆的可靠性高的MEMS器件。SOI晶圆是将分别为硅晶圆的支承晶圆(1)及活性层晶圆(6)隔着氧化膜(3)彼此贴合而构成的SOI晶圆，包括：在至少一片硅晶圆的贴合面上形成的空腔(1b)；及在与贴合面相反一侧的面上形成的吸除材料(2)
soi 制造方法以及 mems 器件

[发明专利]肖特基二极管的单管封装结构、应用电路及应用方法-CN202210529284.8在审
发明人：夏冠亚;雷彦;陈普选 -专利权人：北京绿能芯创电子科技有限公司
申请日： 2022-05-16 - 公布日： 2022-08-23 - 主分类号： H01L23/60 文献下载
摘要：本发明提供了一种肖特基二极管的单管封装结构、应用电路及应用方法，包括碳化硅二极管晶圆、硅二极管晶圆和单管；所述碳化硅二极管晶圆和硅二极管晶圆封装在同一单管中；所述碳化硅二极管晶圆和硅二极管晶圆共阳极连接；或者，所述碳化硅二极管晶圆和硅二极管晶圆共阴极连接。本发明通过将SiC二极管晶圆和Si二极管晶圆封装到一个单管中，利用Si二极管将浪涌钳位到母线电压，解决了SiC肖特基二极管在电路应用中易受到浪涌冲击损坏的问题，降低系统失效率，提高系统可靠性。
肖特基二极管封装结构应用电路方法

[发明专利]基于硅通孔的三维堆叠封装方法-CN200710046259.X有效
发明人：靳永刚;毛剑宏;朱文渊;章国伟 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2007-09-21 - 公布日： 2009-03-25 - 主分类号： H01L21/60 文献下载
摘要：本发明公开了一种基于硅通孔的三维堆叠封装方法，涉及半导体领域的集成技术。该方法包括：提供待封装的晶圆，每一晶圆具有若干焊垫；在晶圆的正面沉积阻挡层后，进行蚀刻步骤，露出晶圆上的焊垫；在对应焊垫的位置制作所述硅通孔；采用无电极电镀向硅通孔内填充金属，填充的金属一端与焊垫电性连接，另一端延伸出晶圆的背面形成连接部；采用无电极电镀在焊垫上电镀金属，电镀的金属突出晶圆正面形成连接部；利用晶圆键合设备将一晶圆正面的连接部与另一晶圆背面的连接部进行键合堆叠。与现有技术相比，本发明提供的方法通过采用无电极电镀方法向硅通孔内填充金属，简化了封装步骤，且提高了晶圆堆叠后的可靠性。
基于硅通孔三维堆叠封装方法

[发明专利]一种3D NAND闪存的制作方法-CN201710728015.3有效
发明人：张坤;刘藩东;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2017-08-23 - 公布日： 2018-09-18 - 主分类号： H01L27/11582 文献下载
摘要：本发明提供了一种3D NAND闪存的制作方法，本发明的制作方法包括以下步骤：提供经过具有外延生长的器件晶圆；提供不具有外延生长的连接晶圆；将器件晶圆与至少一个所述连接晶圆连接为一体。通过制备器件晶圆和连接晶圆两种不同类型的晶圆来实现晶圆之间的堆叠连接，这样就克服了目前制备沟道工艺对于O/N堆叠结构的层数限制；而由于只有器件晶圆需要进行外延生长以及连通硅外延生长和沟道侧壁堆叠结构中多晶硅层的多晶硅沉积步骤，连接晶圆则省去了外延生长和多晶硅沉积的工艺步骤，简化了工艺，提高了效率；通过本发明的工艺，就能够低成本、高效率的突破O/N堆叠结构的层数限制，从而提高3D NAND闪存的整体性能。
一种 dnand 闪存制作方法

[实用新型]肖特基二极管的单管封装结构及应用电路-CN202221167682.1有效
发明人：夏冠亚;雷彦;陈普选 -专利权人：北京绿能芯创电子科技有限公司
申请日： 2022-05-16 - 公布日： 2022-10-21 - 主分类号： H01L23/60 文献下载
摘要：本实用新型提供了一种肖特基二极管的单管封装结构及应用电路，包括碳化硅二极管晶圆、硅二极管晶圆和单管；所述碳化硅二极管晶圆和硅二极管晶圆封装在同一单管中；所述碳化硅二极管晶圆和硅二极管晶圆共阳极连接；或者，所述碳化硅二极管晶圆和硅二极管晶圆共阴极连接。本实用新型通过将SiC二极管晶圆和Si二极管晶圆封装到一个单管中，利用Si二极管将浪涌钳位到母线电压，解决了SiC肖特基二极管在电路应用中易受到浪涌冲击损坏的问题，降低系统失效率，提高系统可靠性。
肖特基二极管封装结构应用电路

[发明专利]一种用于硅晶圆的减薄装置和方法-CN202211695679.1在审
发明人：周霖;宗芳;毛智斌;衣容琪;李博;冯帆 -专利权人：万华化学集团股份有限公司
申请日： 2022-12-28 - 公布日： 2023-03-28 - 主分类号： B24B1/00 文献下载
摘要：本申请提出了一种用于硅晶圆的减薄装置和方法，用于硅晶圆的减薄装置包括磨牙加载架，所述磨牙加载架呈长杆状，并用于围绕垂直穿过硅晶圆的圆心的旋转轴进行旋转；设置在所述磨牙加载架的下壁面上的磨牙，其中，所述磨牙加载架构造为沿着硅晶圆的直径方向远离或者靠近所述旋转轴以调节位置，该用于硅晶圆的减薄装置位置设置到位后，只绕固定的旋转轴进行旋转运动，直至到研磨深度，操作过程简单方便易于实现。
一种用于硅晶圆装置方法