“源极端子”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果819229个，建议您升级VIP下载更多相关专利

[发明专利]TFT基板、具备TFT基板的扫描天线以及TFT基板的制造方法-CN201780067282.9有效
发明人：美崎克纪 -专利权人：夏普株式会社
申请日： 2017-10-31 - 公布日： 2021-09-21 - 主分类号： H01L21/336 文献下载
摘要：TFT基板(105)的源极端子部(ST)具有包含于栅极金属层(3)的源极端子用下部连接部(3sA)和包含于导电层(19)的源极端子用上部连接部(19sA)。源极栅极连接部(SG)具有：源极下部连接配线(3sg)，其包含于栅极金属层，连接到源极端子用下部连接部；源极总线连接部(7sg)，其包含于源极金属层(7)，连接到源极总线(SL)；以及源极上部连接部(19sg)，其包含于导电层，源极上部连接部在形成于栅极绝缘层(4)的第3开口部(4sg1)内与源极下部连接配线接触，在形成于层间绝缘层(11)的第5开口部(11sg2)内与源极总线连接部接触。
tft 基板具备扫描天线以及制造方法

[发明专利]在非易失性半导体存储器件中擦除数据的方法-CN98120199.7无效
发明人：原英树 -专利权人：日本电气株式会社
申请日： 1998-10-23 - 公布日： 1999-05-05 - 主分类号： G11C11/40 文献下载
摘要：在本发明的数据擦除操作中,一个漏极端子断开。大约－10V的负电压与大约5V的正电压分别加到控制栅与源极端子。大约1－2V的电压加给P阱端子与N阱端子。地电位被提供给基片。低于源极端子电压而高于基片电压(接地电压)的电压被提供给源极扩散层与基片之间的P阱与N阱。因此,在源极与浮栅之间产生了电场,通过F－N隧道效应实现了擦除操作。
非易失性半导体存储器件擦除数据方法

[实用新型]一种BMS使用的集成化MOS模块-CN202122886399.6有效
发明人：姜维宾;张茹 -专利权人：烟台台芯电子科技有限公司
申请日： 2021-11-24 - 公布日： 2022-05-03 - 主分类号： H01L25/07 文献下载
摘要：本实用新型涉及一种BMS使用的集成化MOS模块，包括封装外壳，所述封装外壳内设有DBC板以及连接于所述DBC板上的四粒MOS芯片，所述封装外壳一侧连接有源极端子，所述封装外壳相对的另一侧连接有漏极端子、栅极端子，所述MOS芯片的正面设有源极区域和栅极区域，所述MOS芯片的背面设有漏极区域，所述源极区域、栅极区域、漏极区域分别通过键合丝连接至所述源极端子、栅极端子和漏极端子，所述栅极区域和栅极端子之间连接有栅极电阻
一种 bms 使用集成化 mos 模块

[实用新型]氮化镓半导体器件封装件-CN202022494737.7有效
发明人：姚卫刚;黄敬源 -专利权人：英诺赛科（珠海）科技有限公司
申请日： 2020-11-02 - 公布日： 2021-07-16 - 主分类号： H01L23/367 文献下载
摘要：本实用新型提供一种氮化镓半导体器件封装件，氮化镓半导体器件封装件包括基板、密封材料和氮化镓半导体器件；基板上设置有源极端子、栅极端子和漏极端子；氮化镓半导体器件包括硅衬底、外延层、源极金属、栅极金属和漏极金属；外延层制作在硅衬底上，源极金属、栅极金属和漏极金属均位于外延层上，硅衬底的背面设置有金属层；硅衬底和外延层上贯穿地设置有穿硅通孔，穿硅通孔内设置有电气互连件，电气互连件将源极金属与金属层电连接，金属层与源极端子电连接；漏极金属连接有第一桥接铜片，第一桥接铜片穿过密封材料后与漏极端子电连接；栅极金属与栅极端子电连接。
氮化半导体器件封装

[发明专利]电子开关设备、用于运行电子开关设备的方法和控制设备-CN201810927803.X在审
发明人： R.克恩;O.海纳;T.洪德 -专利权人：罗伯特·博世有限公司
申请日： 2018-08-15 - 公布日： 2019-03-01 - 主分类号： H03K17/04 文献下载
摘要：该开关设备包括：用于连接负载的负载端子；用于施加供电电压的供电端子和控制端子，其中所述控制端子在附着供电电压时表现出比所述供电端子低的电压电势；具有源极端子、漏极端子和栅极端子的开关元件，其中源极端子与负载端子耦合或者可耦合，且漏极端子与供电端子耦合或者可耦合；具有基极端子、集电极端子和发射极端子的附加开关元件，其中集电极端子与栅极端子耦合或者可耦合；第一电阻元件，用于将发射极端子与供电端子耦合；第二电阻元件，用于将集电极端子与负载端子耦合；第三电阻元件，用于将基极端子与控制端子耦合；以及第四电阻元件，用于将基极端子与供电端子耦合。
耦合供电端子电子开关设备电阻元件集电极端子负载端子基极端子控制端子发射极端子供电电压开关元件控制设备漏极端子源极端子栅极端子电压电势开关设备附着施加

[发明专利]MOSFET源极/漏极区中的δ掺杂层-CN201310693713.6在审
发明人：林宏达;黄懋霖;王立廷;王建勛;陈孟谷;林群雄;蔡邦彦;张惠政 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-12-13 - 公布日： 2015-03-25 - 主分类号： H01L29/78 文献下载
摘要：本发明公开的晶体管包括栅极端子、源极端子和漏极端子。源极和漏极端子中的至少一个具有分层结构，分层结构包括端子层和中间层。端子层具有顶面和底面。中间层位于端子层内，位于顶面和底面之间并且与顶面和底面间隔开，中间层定向为垂直于电流，并且小于端子层厚度的十分之一。所述端子层和所述中间层包括共同的半导体化合物以及共同的掺杂剂，并且中间层中的掺杂剂的浓度在端子层中的掺杂剂的平均浓度的十倍以上。本发明还提供了MOSFET源极/漏极区中的δ掺杂层。
mosfet 源极漏极区中的掺杂

[发明专利]具有用于热性能的相变材料的半导体器件的封装-CN201910994388.4在审
发明人：布里杰·N·辛格 -专利权人：迪尔公司
申请日： 2019-10-18 - 公布日： 2020-04-28 - 主分类号： H01L23/473 文献下载
摘要：第一侧与源极导电焊盘相关联。第二侧与漏极导电焊盘相关联。栅极焊盘覆盖第一侧的一部分。源极端子包括金属带组件，该金属带组件具有彼此间隔开并部分地填充有相变材料填充物的一系列凹穴腔室。漏极端子经由介电层与该源极端子间隔开。源极端子经由键合界面材料结合至源极导电焊盘。
具有用于性能相变材料半导体器件封装

[发明专利]图像传感器及其驱动方法-CN201510438854.2有效
发明人：关根裕之 -专利权人：天马微电子股份有限公司
申请日： 2015-07-23 - 公布日： 2020-03-20 - 主分类号： H04N5/369 文献下载
摘要：在对各像素设置有放大电路的图像传感器中，存在如下问题：当使用非晶薄膜半导体作为构成放大电路的晶体管时，由于电压始终连续地施加到晶体管的源极和栅极之间，因此晶体管的阈值电压发生波动，由此信号电压发生波动。在像素积累信号的积分时段中，控制构成放大电路的TFT的栅极‑源极电位，使得栅极端子电压比源极端子电压小，并在像素输出信号的读出时段中，控制构成放大电路的TFT的栅极‑源极电位，使得栅极端子电压比源极端子电压大
图像传感器及其驱动方法

[发明专利]垂直堆叠的功率FET和具有低导通电阻的同步降压转换器-CN201380045856.4无效
发明人： O·J·洛佩斯;J·A·诺克尔;J·A·赫尔布斯摩 -专利权人：德克萨斯仪器股份有限公司
申请日： 2013-09-05 - 公布日： 2015-05-06 - 主分类号： H01L29/78 文献下载
摘要：所述板和延展部与引线框焊盘和连接至所述焊盘的脊间隔开；所述板和所述焊盘之间的空间中的垂直组装的FET芯片堆叠体，所述堆叠体包括第一n沟道FET芯片(120)和第二n沟道FET芯片(130)，所述第一n沟道FET芯片(120)在一个表面上具有漏极端子并在相对表面上具有源极端子和栅极端子，所述漏极端子附接至所述焊盘，所述源极端子附接至被连结至第一引线的第二夹片(140)，所述第二n沟道FET芯片(130)在一个表面上具有源极端子并在相对表面上具有漏极端子和栅极端子，所述源极端子附接至所述第二芯片，其漏极端子附接至第一芯片；其中FET堆叠体的漏极-源极导通电阻小于第一FET芯片和第二FET芯片的导通电阻。
垂直堆叠功率 fet 具有通电同步降压转换器

[实用新型]电子电路和半导体电路-CN202022744733.X有效
发明人： F·卡克林 -专利权人：意法半导体(RD)有限公司
申请日： 2020-11-24 - 公布日： 2021-08-17 - 主分类号： H03K19/0185 文献下载
摘要：一种电子电路，包括：金属氧化物半导体晶体管，具有源极端子、漏极端子、栅极端子和本体端子；其中源极端子被连接以接收电源电压；以及光伏电路，具有被连接到晶体管的源极端子的第一端子以及被连接到晶体管的本体端子的第二端子，其中光伏电路转换接收到的光子以生成被施加到晶体管的本体端子的反向本体偏置电压。
电子电路半导体电路

[发明专利]采样开关电路-CN202210647869.X在审
发明人：弗拉德·克雷楚;阿明·贾利利塞巴尔丹 -专利权人：株式会社索思未来
申请日： 2022-06-09 - 公布日： 2022-12-20 - 主分类号： H03M1/12 文献下载
摘要：一种采样开关电路，包括：输入节点，其被连接成接收输入电压信号；采样晶体管，其包括栅极端子、源极端子和漏极端子，源极端子连接至输入节点；保持‑控制节点，其被连接成接收保持‑控制电压信号；输出节点，其连接至采样晶体管的漏极端子其具有连接至输入节点的缓冲输入以及连接至跟踪‑控制节点的缓冲输出，该缓冲电路被配置成取决于输入电压信号在跟踪‑控制节点处提供跟踪‑控制电压信号；以及切换电路系统，其被配置成根据时钟信号将采样晶体管的栅极端子连接至跟踪
采样开关电路

[发明专利]多相滤波器-CN201880092334.2在审
发明人：津留正臣 -专利权人：三菱电机株式会社
申请日： 2018-04-18 - 公布日： 2020-11-20 - 主分类号： H03H11/22 文献下载
摘要：在第一晶体管(1)的漏极端子与第四晶体管(4)的栅极端子的连接点连接第一输入端子(11)。在第三晶体管(3)的漏极端子与第二晶体管(2)的栅极端子的连接点连接第二输入端子(12)。在第一晶体管(1)～第四晶体管(4)各自的源极端子连接第一输出端子(21)～第四输出端子(24)。将第一晶体管(1)的栅极端子与第二晶体管(2)的漏极端子进行连接，将第三晶体管(3)的栅极端子与第四晶体管(4)的漏极端子进行连接。
多相滤波器

[发明专利]切换场板功率MOSFET-CN201710857465.2有效
发明人： H·林;F·巴约奇 -专利权人：德克萨斯仪器股份有限公司
申请日： 2017-09-21 - 公布日： 2023-08-22 - 主分类号： H01L27/088 文献下载
摘要：本申请公开一种功率MOSFET IC器件(100)，其包括形成在半导体衬底(105)中的源极向下增强型晶体管(133)以及形成在半导体衬底(105)的掺杂区(129)中的耗尽型晶体管(131)。耗尽型晶体管(131)的栅极端子(115B)在掺杂区(129)的至少一部分上方形成为场板，该场板可切换地连接到源极向下增强型晶体管(133)的源极端子(127)。可提供控制电路(602、604、606)，以便当功率MOSFET集成电路(100)处于断开状态时有助于耗尽型晶体管(131)的栅极端子(115B)与源极向下增强型晶体管(133)的源极端子(127)之间的连接控制电路(602、604、606)还可被配置为当功率MOSFET(100)处于导通状态时有助于耗尽型晶体管(131)的栅极端子(115B)到源极向下增强型FET器件(133)的栅极端子(111B)的连接或到提供基准电压的外部驱动器
切换功率 mosfet

[发明专利]半导体器件、集成电路及其制造方法-CN202210210125.1在审
发明人：洪以则;周昂升;江宏礼;陈自强;郑兆钦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-03-03 - 公布日： 2022-06-24 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体器件包括栅极层、沟道材料层、第一介电层及多个源极/漏极端子。栅极层设置在衬底之上。沟道材料层设置在栅极层之上，其中沟道材料层的材料包括第一低维材料。第一介电层位于栅极层与沟道材料层之间。多个源极/漏极端子与沟道材料层接触，其中沟道材料层至少局部地设置在多个源极/漏极端子之间且位于栅极层之上，且栅极层设置在衬底与多个源极/漏极端子之间。
半导体器件集成电路及其制造方法

[发明专利]金属氧化物半导体场效应晶体管共源共栅的无源动态偏置-CN202010317093.6有效
发明人： J·E·纳特根斯 -专利权人：升特股份有限公司
申请日： 2020-04-21 - 公布日： 2022-03-18 - 主分类号： H01S5/042 文献下载
摘要：驱动电路具有共源共栅排列的多个晶体管。无源偏置电路耦合到多个晶体管的第一晶体管的栅极端子。无源偏置电路具有耦合到电路节点以提供第一偏置信号的第一电阻器、耦合在电路节点和供电导体之间的第一电容器、耦合在电路节点和第一晶体管的漏极端子之间的第二电阻器、以及耦合在电路节点和第一晶体管的源极端子之间的第三电阻器第二晶体管具有耦合用于接收控制光学器件的数据信号的栅极端子。
金属氧化物半导体场效应晶体管共源共栅无源动态偏置

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
下一页»
尾页
共 100000 条