“垒高型”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5504397个，建议您升级VIP下载更多相关专利

[发明专利]一种肖特基接触的沟槽型功率二极管及其制备方法-CN202111490701.4在审
发明人：裴艳丽;方湃文;卢星;陈梓敏;王钢 -专利权人：中山大学
申请日： 2021-12-08 - 公布日： 2022-03-11 - 主分类号： H01L29/872 文献下载
摘要：本发明公开了一种肖特基接触的沟槽型功率二极管及其制备方法，涉及半导体器件领域，针对沟槽MOS结构无法参与导电导致牺牲器件的导通电阻和芯片面积利用率的缺陷提出本方案。n型衬底与下电极为欧姆接触；n型漂移层远离n型衬底的一侧延伸出若干肋条；肋条之间铺设有高势垒层，还设有低势垒层覆盖高势垒层端部和肋条端面；设置上电极填充覆盖低势垒层和高势垒层表面。优点在于，设置可以与n型漂移层材质形成高势垒肖特基结的高势垒层，高势垒肖特基结在反偏的时候具有相对较小的泄漏电流，其耗尽区的展宽可以夹断沟槽间的肋条，有效阻断低势垒肖特基结的漏电，实现良好的反向耐压特性
一种肖特基接触沟槽功率二极管及其制备方法

[发明专利]氮化物半导体发光元件及其制造方法-CN202111587978.9在审
发明人：安倍弘喜;山下智也;打田贤司 -专利权人：日亚化学工业株式会社
申请日： 2021-12-23 - 公布日： 2022-06-24 - 主分类号： H01L33/06 文献下载
摘要：本发明提供一种发光效率高的氮化物半导体发光元件。多个势垒层中位于第一势阱层之间的至少一个势垒层和多个势垒层中位于第二势阱层之间的至少一个势垒层包含含有n型杂质的第一势垒层、和含有n型杂质浓度比第一势垒层低的n型杂质且位于比第一势垒层靠p侧氮化物半导体层侧的第二势垒层，位于第一势阱层之间的第一势垒层的n型杂质浓度比位于第二势阱层之间的第一势垒层的n型杂质浓度高，多个势垒层中位于第一势阱层之间的势垒层的第一势垒层的n型杂质浓度和第二势垒层的n型杂质浓度之差比多个势垒层中位于第二势阱层之间的势垒层的第一势垒层的n型杂质浓度和第二势垒层的n型杂质浓度之差大。
氮化物半导体发光元件及其制造方法

[发明专利]一种肖特基二极管的元胞结构-CN202310392327.7在审
发明人：朱涛;张丙可;魏晓光;李嘉琳;李玲;周行;赵万利;葛欢;常树丞;阎海亮;李青岭 -专利权人：北京智慧能源研究院
申请日： 2023-04-13 - 公布日： 2023-07-14 - 主分类号： H01L29/06 文献下载
摘要：一种肖特基二极管的元胞结构，属于半导体技术领域，元胞区平面区域包括高掺杂区、肖特基势垒接触区和高肖特基势垒接触区；所述高掺杂区为P型或N型；所述高肖特基势垒接触区不在所述高掺杂区；所述高肖特基势垒接触区与所述肖特基势垒接触区相邻；所述肖特基势垒接触区同基底形成的肖特基接触的肖特基势垒高度低于所述高肖特基势垒接触区同基底形成的肖特基势垒。本发明通过在常规肖特基势垒接触区域之间引入高肖特基势垒接触区域，减少其漏电流，同时此区域面积较小且易穿通，对正向导通压降的影响较小。
一种肖特基二极管结构

[实用新型]一种氮化镓系高光效LED外延垒晶片及芯片-CN201820089758.0有效
发明人：颜建锋;敖辉;彭泽洋;庄文荣;孙明 -专利权人：东莞市中晶半导体科技有限公司
申请日： 2018-01-19 - 公布日： 2018-09-18 - 主分类号： H01L33/02 文献下载
摘要：本实用新型公开了一种氮化镓系高光效LED外延垒晶片及芯片，包括：外延垒晶衬底、外延垒晶层，外延垒晶层依次包括：缓冲层、n型氮化镓、量子阱、p型氮化镓，在量子阱与n型氮化镓之间包括一层高缺陷密度层：缓冲层：在n型氮化镓与外延垒晶衬底之间生长氮化镓缓冲层；n型氮化镓：生长于氮化镓高缺陷密度层之上，量子阱之下；高缺陷密度层：在量子阱与n型氮化镓之间，为含C缺陷层；量子阱：为发光层，在高缺陷密度层与p型氮化镓之间；p型氮化镓:生长于氮化镓量子阱之上。本实用新型的LED外延垒晶片提高了现有技术同等规格LED外延片制备的芯片的光效。
量子阱密度层晶片本实用新型氮化镓系芯片氮化镓高光效缓冲层衬底生长氮化镓缓冲层发光层缺陷层光效制备

[发明专利]发光二极管及显示面板-CN202111250697.4有效
发明人：谷鹏军 -专利权人：重庆康佳光电技术研究院有限公司
申请日： 2021-10-26 - 公布日： 2023-06-16 - 主分类号： H01L33/06 文献下载
摘要：本发明涉及一种发光二极管及显示面板，该发光二极管至少包括N型半导体层、P型半导体层和有源层，该有源层形成于所述N型半导体层与所述P型半导体层之间，所述有源层包括多个量子阱层和多个垒层，各所述量子阱和各所述垒层交替堆叠，其中，至少一层所述垒层为变势垒层，所述变势垒层沿所述N型半导体层至所述P型半导体层的方向，所述变势垒层的局部或全部的势垒高度由高变低。本发明，通过在有源层设置变势垒层，通过使变势垒层的势垒高度沿N型半导体层至P型半导体层的方向局部或全部由高变低，有利于增强有源层对电子的限制能力，减少电子在有源层外的复合，增加电子和空穴在有源区的复合几率
发光二极管显示面板

[实用新型]一种集成结势垒肖特基的MOSFET器件-CN202220117141.1有效
发明人：于霄恬 -专利权人：海科（嘉兴）电力科技有限公司
申请日： 2022-01-17 - 公布日： 2022-06-21 - 主分类号： H01L29/78 文献下载
摘要：本实用新型公开了一种集成结势垒肖特基的MOSFET器件，属于半导体制造领域，用于解决在MOSFET器件的外部并联肖特基二极管的方式导致集成了MOSFET器件的芯片尺寸增大、制作成本增多的技术问题。器件包括：外延层，以及外延层的表面排布的复合元胞；复合元胞包括阱区、源极区域第一高掺杂P型区域以及结势垒肖特基区域；结势垒肖特基区域包括多层环状高掺杂P型区域，以及每层环状高掺杂P型区域之间形成的肖特基区域；结势垒肖特基区域环绕阱区，源极区域位于阱区内部，源极区域环绕第一高掺杂P型区域；每四个结势垒肖特基区域之间具有一个第二高掺杂P型区域，尺寸为[0μm～20μm]；所述第二高掺杂P型区域的离子掺杂浓度与所述第一高掺杂P型区域的离子掺杂浓度相同。
一种集成结势垒肖特基 mosfet 器件

[实用新型]一种高栅极可靠性的增强型GaN HEMT器件-CN202121239718.8有效
发明人：罗启宇;陈子煊;李霆威;左建伟;杨博;施媛媛 -专利权人：成都信息工程大学
申请日： 2021-06-04 - 公布日： 2021-11-09 - 主分类号： H01L29/778 文献下载
摘要：本实用新型公开了一种高栅极可靠性的增强型GaN HEMT器件，该GaN HEMT器件，包括依次层叠的衬底层、异质结层、p‑GaN层、AlN高势垒层以及金属电极，所述异质结层包括设于衬底上的GaN缓冲层及设于GaN缓冲层上的AlGaN势垒层，所述金属电极包括设于异质结层上的源极和漏极以及设于AlN高势垒层上且位于源极和漏极之间的栅极。通过在传统的p型栅增强型GaN HEMT器件的栅电极和p‑GaN层之间插入AlN高势垒层，以AlN高势垒层作为势垒阻挡层抬高肖特基栅极的势垒高度，抑制栅电极中空穴向p‑GaN层注入，从而降低正常工作中栅电流
一种栅极可靠性增强 gan hemt 器件

[发明专利]一种氮化镓基发光二极管及其制作方法-CN201610037518.1有效
发明人：王群;郭炳磊;董彬忠;李鹏;王江波 -专利权人：华灿光电(苏州）有限公司
申请日： 2016-01-20 - 公布日： 2018-01-09 - 主分类号： H01L33/14 文献下载
摘要：所述氮化镓基发光二极管包括蓝宝石衬底、以及依次层叠在蓝宝石衬底上的缓冲层、未掺杂GaN层、N型层、有源层、P型层，P型层包括多个P型子层，各个P型子层均包括空穴低势垒层、空穴提供层、空穴高势垒层，空穴低势垒层和空穴高势垒层均包括AlGaN层和InGaN层，空穴提供层包括P型GaN层。本发明通过空穴低势垒层和空穴高势垒层均采用晶格失配较大的AlGaN层和InGaN层，AlGaN层和InGaN层的界面处由于较强的极化应力而产生可有效铺展电荷的空穴二维气，为空穴注入有源层提供一定的驱动力
一种氮化发光二极管及其制作方法

[实用新型]一种高电子迁移率晶体管器件-CN202222130781.9有效
发明人：尹以安;李佳霖;毛明华 -专利权人：迪优未来科技（清远）有限公司;华南师大（清远）科技创新研究院有限公司
申请日： 2022-08-12 - 公布日： 2022-12-23 - 主分类号： H01L29/778 文献下载
摘要：本实用新型涉及一种高电子迁移率晶体管器件，包括衬底，以及由所述衬底层高度方向依次设置的成核层、缓冲层、p型埋层、沟道层、插入层和势垒层，还包括设置于势垒层上的p型栅极、源极、漏极以及钝化层，所述源极及所述漏极位于所述势垒层的相对两侧，所述钝化层设于所述源极与所述漏极之间，所述p型栅极位于所述势垒层中部；其中，所述p型栅极包括p型半导体帽层以及栅金属层。与现有技术相比，本实用新型的高电子迁移率晶体管器件，能够获得高阈值电压、高饱和电流和高击穿电压，满足了实际应用需求。
一种电子迁移率晶体管器件

[发明专利]肖特基势垒二极管及其制造方法-CN201410822182.0有效
发明人：李诚瞻;刘可安;吴煜东;杨勇雄;史晶晶;蒋华平;唐龙谷;赵艳黎;吴佳 -专利权人：株洲南车时代电气股份有限公司
申请日： 2014-12-25 - 公布日： 2018-08-28 - 主分类号： H01L29/872 文献下载
摘要：本发明公开了一种肖特基势垒二极管及其制造方法，属于半导体技术领域，解决了现有的肖特基势垒二极管的开启电压较高的技术问题。该肖特基势垒二极管，包括：N型碳化硅衬底；位于所述N型碳化硅衬底上的低掺杂N型外延层；位于所述低掺杂N型外延层上的高掺杂N型外延层；位于所述低掺杂N型外延层和所述高掺杂N型外延层中的P型高掺杂区；位于所述高掺杂N型外延层上的肖特基接触电极；位于所述N型碳化硅衬底下方的欧姆接触电极。本发明提供的肖特基势垒二极管能够更好的应用于高频电路。
肖特基势垒二极管低掺杂高掺杂衬底半导体技术领域欧姆接触电极肖特基接触高掺杂区高频电路开启电压电极制造应用

[发明专利]一种高光效发光二极管及制备方法-CN202310677570.3在审
发明人：程龙;郑文杰;高虹;刘春杨;胡加辉;金从龙 -专利权人：江西兆驰半导体有限公司
申请日： 2023-06-09 - 公布日： 2023-07-21 - 主分类号： H01L33/32 文献下载
摘要：本发明提供一种高光效发光二极管及制备方法，高光效发光二极管包括衬底、缓冲层、非掺杂GaN层、n型GaN层、有源层、电子阻挡层和P型GaN层；其中，有源层包括按预设周期交替沉积在n型GaN层上的势阱层和复合势垒层，复合势垒层包括AlGaN势垒层和氧杂质调控势垒层，氧杂质调控势垒层中氧杂质的浓度不高于5E+16 atoms/cm3。本发明在复合势垒层中插入硼掺氮化物结构的氧杂质调控势垒层，减少电子溢流至P层GaN层与空穴发生非辐射复合，提高有源层的载流子的发光效率。
一种高光效发光二极管制备方法

[发明专利]一种碳化硅肖特基二极管-CN201811391509.8在审
发明人：张力江;王永维;付兴中;周国;樊帆;杨志虎;马杰;王国清;李飞;廖龙忠;毕胜赢;梁东升;崔玉兴 -专利权人：中国电子科技集团公司第十三研究所
申请日： 2018-11-21 - 公布日： 2019-03-15 - 主分类号： H01L29/872 文献下载
摘要：本发明公开了一种碳化硅肖特基二极管，包括阴极金属层，设置在阴极金属层上的N+型衬底，设置在N+型衬底上的N‑型外延层，设置在N‑型外延层内且与N‑型外延层上表面平齐的P型区，设置在N‑型外延层上的复合金属层，设置在复合金属层上的金属加厚层和设置在N‑型外延层上且在N‑型外延层两端的钝化层，钝化层覆盖金属加厚层的四周，P型区间隔分布；复合金属层包括设置在P型区上的高势垒金属区和设置在高势垒金属区的间隔内的低势垒金属区本发明P型区与高势垒金属区接触，N‑型外延层与低势垒金属区接触，P型区和N‑型外延层采用不同的接触金属，提高了碳化硅肖特基二极管的抗浪涌能力。
外延层金属区肖特基二极管复合金属层高势垒碳化硅金属加厚层阴极金属层低势垒钝化层衬底间隔分布接触金属抗浪涌上表面平齐覆盖

[实用新型]一种具有高可靠性的氮化物器件-CN202021997202.5有效
发明人：刘扬;何亮 -专利权人：中山大学
申请日： 2020-09-14 - 公布日： 2021-05-11 - 主分类号： H01L29/778 文献下载
摘要：包括衬底、生长在衬底上的半导体外延层、栅极、源极以及漏极；外延层自下至上依次包括氮化物成核层、氮化物应力缓冲层、氮化物沟道层、一次外延氮化物势垒层、p型氮化物层、二次外延氮化物势垒层和二次外延绝缘介质层；p型氮化物层仅保留在栅极区域一次外延氮化物势垒层之上；二次外延氮化物势垒层生长过程无掩膜；二次外延氮化物势垒层和二次外延绝缘介质层位于一次外延氮化物势垒层和栅极区域的p型氮化物层之上；栅极形成含二次外延绝缘介质层、二次外延氮化物势垒层、p型氮化物层和一次外延氮化物势垒层的堆叠结构。有效实现高阈值电压、高导通、高稳定性、低漏电的半导体器件。
一种具有可靠性氮化物器件

[发明专利]一种高复合效率的LED外延结构-CN201510258289.1有效
发明人：田宇;徐晶;郑建钦;曹强;杜小青;吴梅梅;钱凯 -专利权人：南通同方半导体有限公司;同方股份有限公司
申请日： 2015-05-20 - 公布日： 2018-08-03 - 主分类号： H01L33/06 文献下载
摘要：一种高复合效率的LED外延结构，涉及发光二极管技术领域。本发明从下至上依次包括图形化衬底、AlN缓冲层、U型GaN层、N型GaN层、有源区、电子阻挡层和P型GaN层。其结构特点是，所述有源区从下至上包括阱层和复合垒层，复合垒层和阱层交替生长。所述复合垒层包括Si掺杂垒层和Si&Mg&Si掺杂垒层。本发明用在复合垒层中再掺杂Si&CP2Mg垒层，通过改变垒层Si&CP2Mg的掺杂浓度降低复合垒层的粗糙度并将复合垒层能级变得平滑，使得空穴传送更加容易，从而提高辐射复合几率，降低极化效应，增强LED出光效率
一种复合效率 led 外延结构

[发明专利]一种增强型半导体晶体管及其制备方法-CN201910036676.9在审
发明人：刘扬;何亮 -专利权人：中山大学
申请日： 2019-01-15 - 公布日： 2019-07-26 - 主分类号： H01L29/778 文献下载
摘要：本发明涉及一种增强型半导体晶体管及其制备方法。该器件包括衬底、生长在衬底上的半导体外延层、栅极、源极和漏极。外延层包括氮化物成核层、氮化物应力缓冲层、氮化物沟道层、一次外延氮化物势垒层和p型氮化物层，以及二次外延氮化物势垒层。通过选区刻蚀，保留栅极区域p型氮化物，使栅极关断；通过掩膜后的选区二次外延，二次外延氮化物势垒层生长于一次外延氮化物势垒层之上，使接入区导通性提升。通过调控一次外延氮化物势垒层和二次外延氮化物势垒层的厚度和组分，进而实现更优的栅极关断及接入区高导能力。此方法对刻蚀工艺要求降低，可有效修复刻蚀损伤。最终本发明可实现高阈值电压、高导通能力、高稳定性的增强型半导体器件。
氮化物势垒层一次外延增强型半导体晶体管衬底高导关断制备选区半导体外延层氮化物成核层半导体器件高阈值电压应力缓冲层高稳定性刻蚀工艺刻蚀损伤栅极区域生长导通性沟道层外延层刻蚀漏极掩膜源极修复保留调控

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条