“型掩模”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2335025个，建议您升级VIP下载更多相关专利

[发明专利]降低浅沟槽隔离的高度差的制作方法-CN202011208973.6有效
发明人：陈慧敏;顾颂;黄凯斌;谈文毅 -专利权人：联芯集成电路制造(厦门)有限公司
申请日： 2020-11-03 - 公布日： 2022-04-19 - 主分类号： H01L21/762 文献下载
摘要：本发明公开一种降低浅沟槽隔离的高度差的制作方法，其包含提供一基底包含一周边电路区，周边电路区包含一P型晶体管区和一N型晶体管区，一第一浅沟槽隔离和一第三浅沟槽隔离分别位N型晶体管区和P型晶体管区，然后形成一第一掩模覆盖N型晶体管区，之后以第一掩模为掩模，在P型晶体管区内形成一N型阱区并且以第一掩模为掩模移除部分第三浅沟槽隔离，接续移除第一掩模，然后形成一第二掩模覆盖P型晶体管区，接着以第二掩模为掩模，在周边电路区内的N型晶体管区形成一P型阱区并且以第二掩模为掩模移除部分的第一浅沟槽隔离，然后移除第二掩模。
降低沟槽隔离高度制作方法

[发明专利]图案化方法-CN201510295058.8有效
发明人：王子嵩 -专利权人：力晶科技股份有限公司
申请日： 2015-06-02 - 公布日： 2018-10-26 - 主分类号： H01L21/316 文献下载
摘要：在材料层上形成依序包括第一掩模层与第一光致抗蚀剂层的多个掩模结构。在材料层上共形地形成覆盖掩模结构的第二掩模层。在掩模结构间形成第一牺牲层。移除部分第二掩模层而暴露第一光致抗蚀剂层，以于掩模结构间形成第一U型掩模层。移除第一光致抗蚀剂层与第一牺牲层。在材料层上共形地形成具有第一表面与低于第一表面的第二表面的第三掩模层。在第三掩模层的第二表面上形成第二牺牲层。移除部分第三掩模层而暴露第一U型掩模层的突出部，以形成第二U型掩模层。以第二U型掩模层的突出部为掩模，对材料层图案化。
图案方法

[发明专利]一种高集成度热电薄膜器件制备方法-CN202110160798.6有效
发明人：邓元;张玮峰;李冉冉;王赫;赵未昀 -专利权人：北京航空航天大学杭州创新研究院
申请日： 2021-02-05 - 公布日： 2023-04-07 - 主分类号： H10N10/01 文献下载
摘要：本发明通过飞秒激光加工下电极掩模板、P型热电臂掩模板、N型热电臂掩模板和上电极掩模板；将下电极掩模板与器件基底贴合；采用磁控溅射方法在器件基底表面沉积出图案化的下电极；将P型热电臂掩模板与器件进行对准；采用磁控溅射方法沉积出P型热电臂；将N型热电臂掩模板与器件进行对准；采用磁控溅射方法沉积出N型热电臂；通过无掩模光刻的方法制备出绝缘层；将上电极掩模板与器件进行对准；采用磁控溅射或喷涂方法沉积出上电极，
一种集成度热电薄膜器件制备方法

[发明专利]液晶显示装置的制造方法-CN200910266322.X有效
发明人：李锡宇;崔承灿 -专利权人：乐金显示有限公司
申请日： 2009-12-24 - 公布日： 2011-01-05 - 主分类号： G02F1/1333 文献下载
摘要：LCD装置的制造方法包括：利用第一掩模处理在基板的P型沟道和N型沟道薄膜晶体管形成区分别形成第一和第二有源图案；利用第二掩模处理在基板的P型沟道薄膜晶体管形成区形成第一栅极；利用第三掩模处理在基板的N型沟道薄膜晶体管形成区形成第二栅极；利用第四掩模处理形成部分露出相应的N型和P型源区的第一接触孔和部分露出相应的N型和P型漏区的第二接触孔；利用第五掩模处理形成连接到N型和P型源区的N型和P型源极，及连接到N型和P型漏区的N型和P型漏极；利用第六掩模处理同时形成第三接触孔和公共电极；利用第七掩模处理形成露出相应的N型和P型漏极的第四接触孔；以及利用第八掩模处理形成像素电极。
液晶显示装置制造方法

[发明专利]横向双扩散晶体管的制造方法-CN201911378641.X有效
发明人：韩广涛;陆阳 -专利权人：杰华特微电子股份有限公司
申请日： 2019-12-27 - 公布日： 2022-08-23 - 主分类号： H01L29/78 文献下载
摘要：公开一种横向双扩散晶体管的制造方法，包括：在衬底表面依次沉积衬垫氧化层和第一硬掩模，衬底形成有彼此隔开的P型阱区和N型阱区；经由第一硬掩模的开口，在衬底中形成N型漂移区，N型漂移区与P型阱区隔开且与N型阱区邻接；在第一硬掩模和衬垫氧化层的表面上沉积第二硬掩模；以及经由第二硬掩模的开口，在N型漂移区上方形成场氧化层。该制造方法通过刻蚀第一硬掩模形成开口，经由开口形成漂移区，节省了掩模，并在第一硬掩模上方沉积第二硬掩模，以使得漂移区上方的氮化物层的厚度小于其他区域的氮化物层的厚度，鸟嘴的长度增加，以降低鸟嘴区域下方的硅衬底的电场
横向扩散晶体管制造方法

[发明专利]半导体器件制造方法-CN200910161180.0有效
发明人：山口一哉 -专利权人：富士电机电子技术株式会社
申请日： 2009-07-31 - 公布日： 2010-02-03 - 主分类号： H01L21/20 文献下载
摘要：一种包括沟槽形成工艺的半导体器件制造方法，其中沟槽用具有高结晶度的外延层掩埋，同时掩模氧化膜保持未去除。在n型硅衬底的表面上形成n型半导体，且在n型半导体的表面上形成掩模氧化膜和掩模氮化膜(掩模层叠膜)。接着，通过光刻和蚀刻使得掩模层叠膜形成开口，且在硅衬底中形成沟槽。然后，使余下的掩模层叠膜的宽度变窄，藉此使n型半导体的靠近沟槽的开口末端的部分(第二暴露部分)暴露。在此状态下，沟槽用p型半导体掩埋，藉此防止掩模层叠膜的表面被p型半导体覆盖。而且，从n型半导体的第二暴露部分生长p型半导体，藉此防止在p型半导体的表面上形成V形凹槽。
半导体器件制造方法

[发明专利]鳍式场效应晶体管的制作方法-CN201210552970.3有效
发明人：邓浩 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-12-18 - 公布日： 2014-06-18 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种鳍式场效应晶体管的制作方法，该方法首先在绝缘体上硅衬底上形成硬掩模层图形，在硬掩模层图形的两侧形成侧墙；然后以侧墙及硬掩模层图形为掩模对顶层硅进行刻蚀以形成倒T型鳍的初始结构；去除硬掩模层图形两侧的侧墙之后，以硬掩模层图形为掩模对未被硬掩模层图形覆盖住的倒T型鳍的初始结构进行刻蚀，以形成倒T型鳍，倒T型鳍由倒T型鳍上部及倒T型鳍下部构成，倒T型鳍上部位于倒T型鳍下部的正中央位置，从而提高了鳍式场效应晶体管的性能
场效应晶体管制作方法

[发明专利]栅极线结构制作用栅极掩模的形成方法-CN201710123585.X有效
发明人： E·J·史密斯;T·卡姆勒;C·格拉斯;A·黑尔米希 -专利权人：格罗方德半导体公司
申请日： 2017-03-03 - 公布日： 2020-07-03 - 主分类号： H01L21/3213 文献下载
摘要：本发明涉及栅极线结构制作用栅极掩模的形成方法，所揭示的是一种以具有主体区及SOI区的形貌在混合衬底结构上方形成栅极结构的方法，其包括在该等SOI及主体区上面形成栅极材料层，在该栅极材料层上面形成掩模层，在该掩模层上面形成第一平坦化层，在该第一平坦化层上面形成第一栅极结构掩模图型，图型化与该第一栅极结构掩模图型对准的该第一平坦化层，以及根据该经图型化第一平坦化层来图型化该掩模层，产生布置于该栅极材料层上面的栅极掩模
栅极结构制作形成方法

[发明专利]太阳能晶片的掺杂方法以及掺杂晶片-CN201010599357.8有效
发明人：钱锋 -专利权人：上海凯世通半导体有限公司
申请日： 2010-12-17 - 公布日： 2012-07-11 - 主分类号： H01L31/18 文献下载
摘要：本发明公开了一种太阳能晶片的掺杂方法包括以下步骤：在N型基底表面设置第一掩模板，该N型基底表面上未被该第一掩模板覆盖的区域为第一开放区域；在N型基底表面形成N+型掺杂区域；在N型基底表面设置第二掩模板，该N型基底表面上未被该第一掩模板和该第二掩模板覆盖的区域为第二开放区域；在N型基底表面形成P+型掺杂区域，其中该N+型掺杂区域与该P+型掺杂区域互不接触；去除该第一掩模板与该第二掩模板，其中，所述的P型替换为N型时，N型同时替换为P型。本发明中P+型掺杂区域与N+型掺杂区域之间具有N型基底材料作为缓冲层，使得PN结之间不会因为耗尽层太薄而导致被击穿，由此提高了该掺杂晶片的使用寿命。
太阳能晶片掺杂方法以及

[发明专利]投影曝光用掩模、投影曝光装置、及投影曝光方法-CN200410003753.4无效
发明人：饭塚和央;磯端纯二;田中信义 -专利权人：佳能株式会社
申请日： 2004-01-30 - 公布日： 2004-08-11 - 主分类号： G03F7/20 文献下载
摘要：本发明公开一种用于将连续形状图案和不连续形状图案曝光到被曝光部件的小型而且低成本的投影曝光用掩模。投影曝光用掩模具有用于将连续图案曝光到被曝光部件的第一掩模图案和用于将不连续图案曝光到上述被曝光部件的第二掩模图案。上述第一和第二掩模图案中的一方的掩模图案为反射型掩模图案，另一方的掩模图案为透过型掩模图案。
投影曝光用掩模装置方法

[发明专利]一种掩模版优化方法及晶体管栅极制作工艺方法-CN202210096861.9有效
发明人：吴宗晔;叶甜春;朱纪军;李彬鸿;罗军;赵杰 -专利权人：广东省大湾区集成电路与系统应用研究院;澳芯集成电路技术（广东）有限公司
申请日： 2022-01-27 - 公布日： 2022-04-15 - 主分类号： G03F1/36 文献下载
摘要：本发明公开了一种掩模版优化方法及晶体管栅极制作工艺方法，该方法基于OPC修正模型实现，其特征在于，掩模版优化步骤包括：提供一目标版图；基于目标版图获取待成型的掩模版图型，掩模版图型包括栅极图型；判断栅极图型的宽度尺寸是否符合预先设定的阈值，若是，则进入下一步骤；获取辅助图型，将辅助图型作为预补值，基于预补值构建OPC修正模型；通过OPC修正模型对交界区域的栅极图型进行自动修正，获得优化掩模版。
一种模版优化方法晶体管栅极制作工艺

[发明专利]混合型掩模棒和采用混合型掩模棒的掩模框架组件-CN201910892103.6有效
发明人：李秀奂;河在秀;柳光泰;崔镇百;表相佑 -专利权人：三星显示有限公司
申请日： 2019-09-20 - 公布日： 2023-09-08 - 主分类号： C23C14/04 文献下载
摘要：提供了一种混合型掩模棒和一种采用混合型掩模棒的掩模框架组件。该掩模框架组件包括掩模框架以及掩模棒，所述掩模棒包括：第一掩模棒，在第一方向上延伸；第二掩模棒，在与第一方向交叉的第二方向上延伸；以及多个第三掩模棒，连接到第一掩模棒和第二掩模棒，所述至少一个第一掩模棒、所述至少一个第二掩模棒和所述多个第三掩模棒限定多个沉积区域，其中，第一掩模棒包括第一棒和布置在第一棒上的第二棒，并且第一棒和第二棒中的至少一个包括在其中第一掩模棒连接到第二掩模棒的局部凹陷部分。
混合型掩模棒采用框架组件

[发明专利]极紫外光刻掩模多层膜相位型缺陷底部形貌检测方法-CN201810916327.1有效
发明人：成维;李思坤;王向朝;张恒;孟泽江 -专利权人：中国科学院上海光学精密机械研究所
申请日： 2018-08-13 - 公布日： 2019-12-20 - 主分类号： G03F7/20 文献下载
摘要：一种极紫外光刻掩模多层膜相位型缺陷底部形貌检测方法。该方法包括建模和检测两部分。在建模阶段，首先利用光刻仿真软件仿真含多层膜相位型缺陷的空白掩模在不同照明条件下的空间像。然后采用傅里叶扫描相干衍射成像技术(Fourier Ptychography Imaging，FPI)对空间像进行相位恢复，最后利用人工神经网络建立以空间像信息为输入、掩模多层膜相位型缺陷底部形貌参数为输出的检测模型在检测阶段，采集实际掩模空间像，利用检测模型求解出实际掩模缺陷的底部形貌参数，实现掩模多层膜相位型缺陷底部形貌检测。本发明可快速准确检测极紫外光刻掩模多层膜相位型缺陷底部的形貌。
多层膜空间像极紫外光刻掩模形貌检测掩模检测形貌参数光刻仿真软件人工神经网络相干衍射成像形貌空白掩模模型求解相位恢复掩模缺陷照明条件准确检测傅里叶建模扫描采集输出

[发明专利]半导体装置及其制造方法-CN200780049952.0无效
发明人：桥本浩一;桥本伸;江头恭子 -专利权人：松下电器产业株式会社
申请日： 2007-08-31 - 公布日： 2009-11-18 - 主分类号： H01L21/336 文献下载
摘要：一种半导体装置的制造方法，包含：工序a，准备在表面形成有第1导电型的半导体层(2)的半导体基板；工序b，覆盖半导体层(2)的规定的区域地形成第1掩模(30)；工序c，向形成有第1掩模(30)的半导体层(2)注入第2导电型的杂质离子，从而形成第2导电型的阱区域(6)；工序d，除去第1掩模(30)的一部分，使第1掩模(30)的厚度(t1)减少；工序e，使用光刻蚀法，形成覆盖阱区域(6)的一部分的第2掩模(34)；工序f，向形成有厚度减少的第1掩模(30’)及第2掩模(34)的半导体层(6)注入第1导电型的杂质离子，从而形成第1导电型的源极区域(8)。
半导体装置及其制造方法

[发明专利]鳍式场效应晶体管的制作方法-CN201210552994.9有效
发明人：邓浩 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-12-18 - 公布日： 2014-06-18 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种鳍式场效应晶体管的制作方法，该方法首先在衬底上形成硬掩模层图形，在硬掩模层图形的两侧形成第一侧墙；然后以第一侧墙及硬掩模层图形为掩模对暴露的部分衬底进行刻蚀以形成倒T型鳍下部，倒T型鳍下部与第一侧墙及硬掩模层图形形成堆叠结构；去除硬掩模层图形之后，在硬掩模层图形所在的位置形成开口；然后在开口内形成倒T型鳍上部，倒T型鳍下部与倒T型鳍上部构成倒T型鳍，倒T型鳍上部位于倒T型鳍下部的正中央位置，提高了鳍式场效应晶体管的性能。
场效应晶体管制作方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条