“山口一哉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置和半导体装置的制造方法-CN201810102265.0有效
发明人： 山口一哉 -专利权人：富士电机株式会社
申请日： 2018-02-01 - 公布日： 2023-10-27 - 主分类号： H01L29/06 文献下载
摘要：本发明提供适用于沟槽栅极和沟槽接触孔并且能够实现高耐压/低导通电阻，提高雪崩耐量的半导体装置和半导体装置的制造方法。半导体装置具备：第一导电型的半导体基板(1)；第一导电型的n型漂移层(50)；第二导电型的第一半导体层(7)。另外，半导体装置具有供主电流流通的活性区域(20)，活性区域具有从第一半导体层的表面到达n型漂移层的沟槽(51)、在沟槽的内部隔着栅极绝缘膜(5)设置的栅电极(6)。另外，半导体装置具有包围活性区域的周围的终端区域(30)，终端区域具有与连接于栅电极的栅极金属(17)接触的栅极接触孔(C)。终端区域具有与第一半导体层连接并且延伸到栅极接触孔的底部的第二导电型的第一半导体区域(12)。
半导体装置制造方法

[发明专利]半导体装置的制造方法-CN202110598426.1在审
发明人： 山口一哉 -专利权人：富士电机株式会社
申请日： 2016-05-10 - 公布日： 2021-09-24 - 主分类号： H01L21/28 文献下载
摘要：本发明提供能降低接触电阻且能提高可靠性的半导体装置的制造方法。首先遍及层间绝缘膜(2)表面和形成于在接触孔(2a)露出的半导体部的沟槽(3)的内壁形成阻挡层金属(6)，进行基于RTA的热处理和等离子体氮化处理，之后在接触孔(2a)和沟槽(3)的内部的阻挡层金属(6)内侧埋设插塞(7)。基于RTA的热处理以500℃以上且650℃以下程度的温度进行。等离子体氮化处理以比基于RTA的热处理温度低的温度进行。阻挡层金属(6)依次形成由钛构成的第一金属膜(4)和由氮化钛构成的第二金属膜(5)。插塞(7)由钨构成。从层间绝缘膜(2)上的第二金属膜(5)的表面到插塞(7)的表面形成由铝构成的正面电极(8)。
半导体装置制造方法

[发明专利]半导体器件的制造方法-CN201310475759.0有效
发明人： 山口一哉 -专利权人：富士电机株式会社
申请日： 2013-10-12 - 公布日： 2018-01-09 - 主分类号： H01L21/027 文献下载
摘要：本发明涉及半导体器件的制造方法。提供一种生产率高且能改善自掺杂与对准标记形状的破坏之间的权衡关系的半导体器件的制造方法。使用多层外延技术在砷掺杂衬底的Si{100}主表面上依次生长第一至第六外延层。第一至第六外延层的外延生长条件如下在大气压力下进行、且外延生长温度为1150℃到1180℃，外延生长速度为2.2μm/分钟至2.6μm/分钟。底表面为Si{100}面的具有凹陷形状的对准标记形成在砷掺杂衬底中，且每次在砷掺杂衬底的主表面上生长第一至第六外延层之一时，通过使下层的对准标记上方的部分变形从而在最外层外延层中形成凹陷形状的对准标记。
半导体器件制造方法

[发明专利]半导体装置的制造方法-CN201610304631.1在审
发明人： 山口一哉 -专利权人：富士电机株式会社
申请日： 2016-05-10 - 公布日： 2016-12-07 - 主分类号： H01L21/28 文献下载
摘要：本发明提供能降低接触电阻且能提高可靠性的半导体装置的制造方法。首先遍及层间绝缘膜(2)表面和形成于在接触孔(2a)露出的半导体部的沟槽(3)的内壁形成阻挡层金属(6)，进行基于RTA的热处理和等离子体氮化处理，之后在接触孔(2a)和沟槽(3)的内部的阻挡层金属(6)内侧埋设插塞(7)。基于RTA的热处理以500℃以上且650℃以下程度的温度进行。等离子体氮化处理以比基于RTA的热处理温度低的温度进行。阻挡层金属(6)依次形成由钛构成的第一金属膜(4)和由氮化钛构成的第二金属膜(5)。插塞(7)由钨构成。从层间绝缘膜(2)上的第二金属膜(5)的表面到插塞(7)的表面形成由铝构成的正面电极(8)。
半导体装置制造方法

[发明专利]半导体器件制造方法-CN200910161180.0有效
发明人： 山口一哉 -专利权人：富士电机电子技术株式会社
申请日： 2009-07-31 - 公布日： 2010-02-03 - 主分类号： H01L21/20 文献下载
摘要：一种包括沟槽形成工艺的半导体器件制造方法，其中沟槽用具有高结晶度的外延层掩埋，同时掩模氧化膜保持未去除。在n型硅衬底的表面上形成n型半导体，且在n型半导体的表面上形成掩模氧化膜和掩模氮化膜(掩模层叠膜)。接着，通过光刻和蚀刻使得掩模层叠膜形成开口，且在硅衬底中形成沟槽。然后，使余下的掩模层叠膜的宽度变窄，藉此使n型半导体的靠近沟槽的开口末端的部分(第二暴露部分)暴露。在此状态下，沟槽用p型半导体掩埋，藉此防止掩模层叠膜的表面被p型半导体覆盖。而且，从n型半导体的第二暴露部分生长p型半导体，藉此防止在p型半导体的表面上形成V形凹槽。
半导体器件制造方法

1
共 5 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top