[发明专利]具有升压限制的升压电路无效
| 申请号： | 99105683.3 | 申请日： | 1999-04-22 |
| 公开（公告）号： | CN1233838A | 公开（公告）日： | 1999-11-03 |
| 发明（设计）人： | 须藤直昭 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | G11C11/407 | 分类号： | G11C11/407 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 刘晓峰 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 升压电路包含多个升压电路单元;电压检测电路和升压控制电路。多个升压电路单元的输出连在一起,并各自具有升压功能。多个升压电路单元对应于驱动信号产生高于电源电压的升压。电压检测电路检测升压是否高于预定的电压,当其检测到升压高于预定的电压时,产生电压控制信号。升压控制电路响应电压控制信号限制多个升压电路单元的预定的几个的升压功能。在此情况下,除预定的几个以外的剩余的几个升压电路继续进行升压操作。 | ||
| 搜索关键词： | 具有 升压 限制 电路 | ||
【主权项】：
1．一种升压电路，其特征在于包含：多个升压电路单元，多个升压电路单元的输出连在一起，并各自具有升压功能，对应于驱动信号产生高于电源电压的升压；电压检测电路，用于检测升压是否高于预定的电压，当其检测到所述升压高于预定的电压时，产生电压控制信号；升压控制电路，其响应所述电压控制信号限制所述多个升压电路单元的预定的几个的升压功能。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/99105683.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 功率管理机制和具有所述功率管理机制的存储器件-202180001131.X
- 宋大植 - 长江存储科技有限责任公司
- 2021-03-31 - 2023-10-27 - G11C11/4074
- 一种用于具有存储管芯的存储器件的方法包括：在存储管芯中执行阵列操作的高功率部分，在存储管芯中结束高功率部分，在结束高功率部分之后生成寄存器信号，以及响应于获得寄存器信号，在存储管芯中开始一个或多个输入/输出(I/O)操作。
- 一种铁电存储器的控制方法以及相关装置-202210333051.0
- 刘晓真;卜思童;方亦陈;谭万良;吕杭炳;许俊豪 - 华为技术有限公司
- 2022-03-31 - 2023-10-24 - G11C11/4074
- 本申请实施例提供了一种铁电存储器的控制方法以及相关装置，用于使得铁电存储器在写入与读取操作过程中稳定的进入铁电器件的部分翻转，从而提升铁电器件的耐久性能，同时可以有效地平衡铁电材料的正负应力平衡，从而减轻印迹效应。其具体操作如下：该铁电存储器的控制装置在写入操作的第一时间段内，将预充线的电压设置为第一电压并将浮栅的电压预充至第二电压，其中，该第一电压大于该第二电压，该第一电压减去该第二电压的差值用于导通该预充线上的晶体管；在该写入操作的第二时间段内，将该预充线的电压设置为0，并设置选中字线的电压为第三电压，该第三电压与该第二电压用于写入待写入数据。
- 动态随机存取存储器和模组设备-202310939912.4
- 李涛;李森;付妮 - 西安紫光国芯半导体股份有限公司
- 2023-07-28 - 2023-10-24 - G11C11/4076
- 本公开提供了一种动态随机存取存储器和模组设备，其中存储器包括存储阵列和缓冲延时模组，所述缓冲延时模组连接在存储器控制器和所述存储阵列之间；所述缓冲延时模组被配置为：基于所述存储器控制器输出的第一操作命令序列，向所述存储阵列输出第二操作命令序列；其中，所述第一操作命令序列的时序与存储协议规定的设定命令时序不同，所述第二操作命令序列的时序与所述设定命令时序相同。该存储器能够在操作命令时序不断压缩的情况下，仍然能够正常地进行数据的读取、写入和保持。
- 一种铁电存储阵列、铁电存储器以及其操作方法-202210355106.8
- 贾秀峰;李昊;张敏;张恒;许俊豪 - 华为技术有限公司
- 2022-03-31 - 2023-10-24 - G11C11/4074
- 本申请提供了一种铁电存储阵列、铁电存储器以及其操作方法，用于减少SL数量，从而节省了版图面积和LBL上的寄生电容。该铁电存储阵列包括1T1C结构和gain cell；gain cell包括第一晶体管、第二晶体管和第三晶体管，1T1C结构包括第四晶体管和第一电容；第四晶体管的栅极与字线相连，其源漏极的第一端与第一电容的第一端相连，另一端通过区域位线与第三晶体管的栅极以及第一晶体管的源漏极的第三端相连，第一电容的第二端与板线相连；第一晶体管和第二晶体管的栅级与控制线相连，第一晶体管的源漏极的第四端和第二晶体管的源漏极的第五端通过全局位线相连，第二晶体管的源漏极的第六端与第三晶体管的源漏极的第七端相连，第三晶体管的源漏极的第八端与源线相连。
- 一种存储器及补偿方法-202311170360.1
- 方原;陈敦仁;吕震宇;程晓恬 - 温州核芯智存科技有限公司
- 2023-09-12 - 2023-10-20 - G11C11/4074
- 本发明公开了一种存储器及补偿方法，涉及半导体技术领域。本发明包括补偿单元，包括控制模块，以及与所述控制模块连接的补偿模块，所述控制模块包括带有转换开关的灵敏放大器，所述补偿模块接入线性稳压器电源提供的补偿电压。本发明的有益效果：本方案在每个控制模块里面增加一个或者两个NMOS管器件的基础上可以同时解决电荷泵抬升漏电的问题以及存储器位线选择器TDDB使用寿命的问题，从而得以解决铁电存储器小尺寸的CMOS工艺兼容的问题，在不用增加特殊工艺的情况下存储器的性能还得以保证。
- 基于NOR Flash的距离计算装置及方法-202011644923.2
- 金西;吴奇哲;陶临风 - 中国科学技术大学
- 2020-12-31 - 2023-10-20 - G11C11/4074
- 一种基于NOR Flash的距离计算装置及方法，装置包括：基于NOR Flash的浮栅场效应晶体管，其上设有源极、漏极，控制栅极及浮置栅极。浮置栅极用于捕获电子并存储，通过改变浮置栅极中存储电子的数量以改变浮栅场效应晶体管的阈值电压；源极、漏极，控制栅极用于被施加不同的栅源电压及漏源电压以使浮栅场效应晶体管输出特性位于线性区或饱和区，通过测量线性区或饱和区对应的浮栅场效应晶体管的输出特性，以计算距离。浮栅场效应晶体管的控制栅极和浮置栅极配置有对应的偏置电压计算单元，偏置电压计算单元用于对栅源电压和/或阈值电压取偏置电压。该装置及方法可实现任意操作数的距离计算，且计算结构简单，功耗低及并行度高。
- 存储器的写操作控制电路，控制方法及存储器-201810369114.1
- 请求不公布姓名 - 长鑫存储技术有限公司
- 2018-04-23 - 2023-10-20 - G11C11/4076
- 本发明实施例公开了一种存储器的写操作控制电路，控制方法及存储器。写操作控制电路，包括：控制信号产生电路，用于根据接收到的列地址写入延迟信号产生控制信号，以使针对一个所述列地址写入延迟信号产生一个对应的所述控制信号，所述列地址写入延迟信号所表示的二进制数与对应的所述控制信号所表示的二进制数之差为第一数值，每个所述列地址写入延迟信号对应一个预设值；以及列地址写入延迟电路，与所述控制信号产生电路连接以接收所述控制信号，用于接收第一写命令并根据所述控制信号将所述第一写命令延迟所述预设值个时钟周期得到第二写命令。同步动态随机存储器包括上述写控制电路。本发明对列地址写入延迟电路的时序控制逻辑较为简单。
- ZQ校准电路的驱动电路及驱动方法-201810524122.9
- 请求不公布姓名 - 长鑫存储技术有限公司
- 2018-05-28 - 2023-10-20 - G11C11/4078
- 本发明实施例公开了一种ZQ校准电路的驱动电路及驱动方法，ZQ校准电路用于对动态随机存取存储器的DQ端进行ZQ校准，包括：参考上拉电阻单元，与参考电阻在第一节点连接以向第一节点提供电压，用于确定参考上拉校准码；第一上拉电阻单元，与电源电压连接，第一上拉电阻单元接收参考上拉校准码，以确定第一上拉电阻单元的电阻；以及第一下拉电阻单元，接地，与第一上拉电阻单元在第二节点连接，以向第二节点提供电压，第一下拉电阻单元用于根据第一上拉电阻单元的电阻确定第一下拉校准码；第一上拉电阻单元和第一下拉电阻单元构成ZQ驱动模块，ZQ驱动模块与DQ端的驱动电路的布局相同，参考上拉电阻单元与第一上拉电阻单元的布局相同。
- 用于控制异构时钟信号延迟模式的存储系统、操作该存储系统的方法以及存储控制器-202310355758.6
- 吴台荣 - 三星电子株式会社
- 2023-04-04 - 2023-10-17 - G11C11/4076
- 一种存储系统，该存储系统控制多个时钟信号的延迟并输出读取数据和写入数据中的至少一种，该存储系统包括：存储控制器，被配置为从主机接收数据输出命令，生成用于输出数据的多个时钟信号，并控制多个时钟信号的延迟；以及输出单元，被配置为基于具有受控延迟的时钟信号来输出数据。
- 控制电路以及半导体存储器-202210306176.4
- 范玉鹏 - 长鑫存储技术有限公司
- 2022-03-25 - 2023-10-03 - G11C11/4074
- 本公开实施例提供了一种控制电路以及半导体存储器，该控制电路包括偏置模块，偏置模块用于向功能模块提供偏置电流；偏置模块包括第一偏置模块和第二偏置模块，第一偏置模块用于提供第一偏置电流，第二偏置模块用于提供第二偏置电流；其中，第一偏置电流小于第二偏置电流，第一偏置模块用于在上电后处于常开状态，第二偏置模块用于接收偏置使能信号并基于偏置使能信号提供第二偏置电流。这样，该控制电路不仅可以保证偏置模块的稳定时间，而且还可以达到节省功耗的目的。
- 控制电路以及半导体存储器-202210307197.8
- 范玉鹏 - 长鑫存储技术有限公司
- 2022-03-25 - 2023-10-03 - G11C11/4074
- 本公开实施例提供了一种控制电路以及半导体存储器，该控制电路包括偏置切换电路和第一逻辑门电路；其中，第一逻辑门电路，由至少一个目标晶体管构成，目标晶体管的衬底与偏置切换电路的输出端连接，第一逻辑门电路具有第一速度模式和第二速度模式，第一速度模式的传输速度低于第二速度模式的传输速度；偏置切换电路，用于接收目标信号，若目标信号处于使能状态，则输出目标偏置电压，以增大目标晶体管的阈值电压，目标信号的使能状态表征第一逻辑门电路处于第一速度模式。这样，在保证半导体性能满足需求的情况下，该控制电路可以降低源极与漏极之间的漏电流，达到节省功耗的目的。
- 读取和/或写入存储器操作期间的选择性时钟调整-201911299396.3
- 安迪·旺坤·陈;拉胡尔·马图拉;西里尔·尼古拉·德雷;扬·萨拉赞;朱利安·文森特·普瓦特拉;扬尼斯·雅拉米翁-格里韦;普若内·普拉巴特;詹姆斯·爱德华·迈尔斯;格雷厄姆·彼得·奈特;乔纳斯·斯维达斯 - ARM有限公司
- 2019-12-16 - 2023-10-03 - G11C11/4076
- 简而言之，要求保护的主题的实施例涉及调整(例如，扩展)时钟信号以允许完成对第一存储器类型的写入操作和/或允许完成对第二存储器类型的读取操作，其中第一存储器类型和第二存储器类型彼此不相同。在某些实施例中，第一存储器类型可以包括磁性随机存取存储器(MRAM)单元阵列，并且第二存储器类型可以包括静态随机存取存储器(SRAM)单元阵列。
- 一种DDR存储器采样校准方法及DDR存储器-202310963996.5
- 石志垚;孙浩涛;贾弘翊;韦嶔;张红荣 - 成都智多晶科技有限公司
- 2023-08-02 - 2023-10-03 - G11C11/4076
- 本发明公开了一种DDR存储器采样校准方法及DDR存储器，该方法包括：初始化readclksel；B、接收读数据和第一采样时钟，根据readclksel暂定第一采样时钟的有效区间；对该区间内第一采样时钟的上下边沿数进行检测；若上下边沿数错误，判断readclksel是否已遍历完；若未完，调整readclksel后返回B；否则执行F；E、若上下边沿数正确，记录readclksel并判断readclksel是否已遍历完；若未完，调整readclksel后返回B，否则执行F；F、根据所记录的readclksel确定最终有效区间，并依此生成第二采样时钟进行采样。本发明可提高DDR存储器的采样精度。
- 电子设备及其驱动方法-202210266447.8
- 池性洙 - 长鑫存储技术有限公司
- 2022-03-17 - 2023-09-22 - G11C11/4074
- 本公开涉及存储技术领域，提供一种电子设备及其驱动方法，该电子设备包括：灵敏放大器、电压调节电路。灵敏放大器包括：第一P型晶体管、第二P型晶体管、第一N型晶体管、第二N型晶体管、控制电路，控制电路连接第三节点、第四节点、预设电压端、第一控制信号端，用于响应于第一控制信号端的信号以连接预设电压端和第三节点、第四节点；电压调节电路连接预设电压端、调节信号端，用于根据调节信号端的调节信号向预设电压端输入预设电压信号。该电子设备可以通过电压调节电路向灵敏放大器写入合适大小的预设电压信号，以使灵敏放大器在偏移消除阶段位线和互补位线具有适当的电压差。
- 双参考电压产生器、均衡电路及存储器-202011017186.3
- 张志强 - 长鑫存储技术有限公司
- 2020-09-24 - 2023-09-15 - G11C11/4074
- 本申请提供一种双参考电压产生器、均衡电路及存储器，该双参考电压产生器接收原始编码、第一编码以及第二编码，并根据接收到的原始编码和第一编码，产生第一参考电压，根据接收到的原始编码和第二编码，产生第二参考电压；其中，第一参考电压不同于第二参考电压。即本申请所提供的双参考电压产生器可以根据原始编码、第一编码以及第二编码输出两种不同的参考电压，能够更好的满足均衡处理过程对不同参考电压的需求，提升均衡电路的均衡处理效果；另外，通过对上述原始编码、第一编码以及第二编码的值进行预配置，可以使上述均衡电路的接收数据对应眼图中的电压裕度与时序裕度均处于最大值，还能够提高接收数据信号的质量。
- 一种用于存储芯片的快速读取电路、存储芯片及电子设备-202310804372.9
- 韩志永;王晨辉 - 芯天下技术股份有限公司;上海芯存天下电子科技有限公司
- 2023-07-03 - 2023-09-15 - G11C11/4074
- 本申请涉及存储芯片技术领域，具体提供了一种用于存储芯片的快速读取电路、存储芯片及电子设备，该电路包括：运算放大器；第一MOS管，其源极与供电电压连接，其漏极与运算放大器的输出端连接，其栅极与使能信号连接；第二MOS管，其源极与供电电压连接，其漏极与运算放大器的反相输入端连接，其栅极与运算放大器的输出端连接；偏置电流源，运算放大器的负电源端通过偏置电流源与公共接地端连接；开关模块，与运算放大器的输出端和使能信号连接；临时接地模块，其与使能信号、公共接地端和第二MOS管的栅极连接，用于在使能信号打开时，将第二MOS管的栅极与公共接地端短暂连接；该电路能够有效地提高存储芯片的数据读取速度。
- 一种时钟校正电路和存储器-202311006147.7
- 秦彬瑜;赵高伟 - 浙江力积存储科技有限公司
- 2023-08-10 - 2023-09-12 - G11C11/4074
- 本公开的实施例提供一种时钟校正电路和存储器，包括：延迟锁相环电路和占空比校正电路；其中，延迟锁相环电路，接收外部时钟信号和反馈时钟信号，并根据外部时钟信号和反馈时钟信号的相位差，调节延迟锁相环电路中的第一可调延迟电路，以使反馈时钟信号与所述外部时钟信号在每个时钟周期的初始相位相同，以及输出内部时钟信号至占空比校正电路；占空比校正电路，根据接收的延迟锁相环电路输出的内部时钟信号，确定内部时钟信号对应的占空比，并根据占空比调整占空比校正电路中的第二可调延迟电路，以使内部时钟信号的占空比为预设占空比；其中，相位差和占空比均为数字信号，以实现对相位和占空比的快速调节。
- 用于半导体芯片的快速启动和省电的电子设备-202310115411.4
- 黄昱华;方柏超;马威宇;黄仲鑫 - 联发科技股份有限公司
- 2023-02-14 - 2023-09-05 - G11C11/4074
- 本公开涉及用于半导体芯片的快速启动和省电的电子设备。一种电子设备，该电子设备包括半导体芯片和第一存储器设备。半导体芯片包括输入/输出(I/O)接口电路。第一存储器设备处于半导体芯片外部。该半导体芯片经由I/O接口电路与第一存储器设备通信。该半导体芯片在半导体芯片的断电事件之前，将该半导体芯片的至少一个硬件设定存储到第一存储器设备中。
- 存储器的检测方法及存储器-202210186674.X
- 苏阿妹 - 长鑫存储技术有限公司
- 2022-02-28 - 2023-09-05 - G11C11/4074
- 本申请提供一种存储器的检测方法及存储器，涉及半导体技术领域，用于解决存储单元和位线之间的漏电检测复杂的技术问题，该存储器的检测方法包括：选通字线，通过位线向所有的存储单元中写入预设存储数据；关闭字线，并向位线上施加第一电压，以使位线上的电位与存储单元的电位不同；保持预设时间后，选通字线，通过位线读取所有的存储单元中的实际存储数据；将每个存储单元的实际存储数据与预设存储数据进行比较，以判断该存储单元是否存在漏电。通过在所有的存储单元中进行预设存储数据的写入和实际存储数据的读出，且位线上的电位单独施加，无需依次选通字线，存储单元与位线之间的漏电检测简单。
- 包括电压区域的存储器器件及其操作方法-201810794935.X
- 金荣华;吴台荣;张晋熏;赵硕进 - 三星电子株式会社
- 2018-07-19 - 2023-09-05 - G11C11/4074
- 提供了具有多个电压区域的存储器器件及其操作方法。该存储器器件包括存储器单元阵列；包括数据处理块的数据通路区域，所述数据处理块在读取/写入操作期间从/向存储器单元阵列传输读取/写入数据；和包括控制块的控制信号通路区域，所述控制块在读取/写入操作期间控制数据处理块。数据通路区域根据存储器器件的操作模式选择性地接收第一高电源电压或第一低电源电压。控制信号通路区域接收第一高电源电压而不管操作模式。
- 操作存储器的方法、设备及系统-202111050453.1
- P·V·莱亚;T·P·芬克拜纳 - 美光科技公司
- 2017-01-05 - 2023-09-01 - G11C11/4074
- 本发明涉及操作存储器的方法、设备及系统。所述设备可包含耦合到感测线的存储器单元阵列。所述设备可包含控制器，所述控制器经配置以控制耦合到所述感测线的感测电路，以在不经由输入/输出I/O线传送数据的情况下执行若干运算。所述感测电路可经控制以计算存储在所述存储器单元阵列中的数据的错误码且比较所述错误码与所述数据的初始错误码以确定所述数据是否已被修改。
- 半导体装置和访问控制方法-201810699633.4
- 水本胜也;平木俊行;本田信彦;山中翔;入田隆宏;堀田义彦 - 瑞萨电子株式会社
- 2018-06-29 - 2023-09-01 - G11C11/4076
- 本发明涉及一种半导体装置以及访问控制方法。考虑写入训练来实现访问控制。主设备发出包括读取请求和写入请求的访问请求。存储器控制器响应于由主设备发出的访问请求访问存储器。中央总线控制系统控制主设备发出的访问请求向存储器控制器的输出。训练电路在停止访问存储器的同时在存储器上进行训练。中央总线控制系统还控制在存储器上的训练的执行。在训练期间，中央总线控制系统抑制由主设备发出的访问请求当中的读取请求向存储器控制器的输出。
- 延迟参数确定方法及装置、存储介质及电子设备-202210152967.6
- 陈悦;吴增泉 - 长鑫存储技术有限公司
- 2022-02-18 - 2023-08-29 - G11C11/4076
- 本公开是关于一种延迟参数确定方法、延迟参数确定装置、计算机可读存储介质及电子设备，涉及集成电路技术领域。该延迟参数确定方法包括：确定存储器中时钟信号相对于DQ数据信号的建立时间；将时钟信号分为多个时钟子信号，确定多个时钟子信号相对于DQ数据信号的目标采样延时；根据目标采样延时和建立时间，确定出DQ数据信号相对于时钟信号的延迟参数。本公开提供了一种时钟子信号有效采样DQ数据的方法。
- 半导体设备-202310164108.3
- 北形大树;田中信二 - 瑞萨电子株式会社
- 2023-02-24 - 2023-08-29 - G11C11/4074
- 本公开涉及一种半导体设备，该半导体设备包括第一数据线、第二数据线以及连接到第一数据线和第二数据线的存储器单元。存储器单元包括多个开关、第一数据保持电路、第二数据保持电路、第三数据保持电路、第四数据保持电路和输入线。通过基于由第三数据保持电路保持的值来控制多个开关之中的连接到第一数据线的开关，以及通过基于由第四数据保持电路保持的值来控制多个开关之中的连接到第二数据线的开关，存储器单元的特性值可改变。
- 三维熔丝架构以及相关系统、方法和设备-202111042521.X
- 何源;外山大吾 - 美光科技公司
- 2021-09-07 - 2023-08-29 - G11C11/4074
- 本申请案涉及三维熔丝架构以及相关的系统、方法和设备。一种设备包含半导体衬底、所述半导体衬底上或中的熔丝阵列，以及所述半导体衬底上或中的熔丝电路。所述熔丝阵列包含熔丝单元。所述熔丝电路经配置以存取所述熔丝单元。所述熔丝电路从所述熔丝阵列偏移以使得所述熔丝电路安置于所述半导体衬底与所述熔丝阵列之间，或所述熔丝阵列安置于所述半导体衬底与所述熔丝电路之间。
- 记忆体驱动装置-201811583944.0
- 吴瑞仁;简汎宇 - 北京时代全芯存储技术股份有限公司
- 2018-12-24 - 2023-08-29 - G11C11/407
- 一种记忆体驱动装置，其包含第一开关、电压侦测电路及开关阵列。第一开关具有第一输出端与第一控制端，第一输出端提供输出电压予记忆体单元。电压侦测电路耦接第一输出端，用以侦测输出电压，并依据输出电压产生控制信号，控制信号依输出电压值的变动而即时改变。开关阵列包含多个第二开关，所述多个第二开关耦接于第一控制端，依据控制信号以导通所述多个第二开关的其中至少一者，借以调整第一控制端的电压进而调整输出电压的波形。
- 公共升压辅助-201910078311.2
- D·R·斯里尼瓦苏拉雷迪;V·巴特苏里 - 格芯公司
- 2019-01-28 - 2023-08-25 - G11C11/407
- 本发明涉及公共升压辅助。本公开涉及一种包括辅助电路的结构，该辅助电路被配置为使用公共升压逻辑器件为辅助电路的读取逻辑电路和写入逻辑电路两者添加升压电压。
- 时钟信号生成电路、方法及存储器-202310887357.5
- 谢延鹏;黄泽群;戴凯;胡东 - 长鑫存储技术有限公司
- 2023-07-19 - 2023-08-22 - G11C11/4076
- 本公开提供了时钟信号生成电路、方法及存储器，涉及半导体技术领域。该电路包括：命令预解码电路，用于对命令中的部分命令位进行解码得到预解码命令信号；命令解码电路，用于对所述命令进行解码得到内部命令信号；计数电路，用于基于初始时钟信号进行时钟周期的计数，生成第一计数信号和第二计数信号；时钟信号截取电路，与所述命令预解码电路、所述命令解码电路和所述计数电路连接，用于根据所述预解码命令信号、所述内部命令信号、所述第一计数信号和第二计数信号对所述初始时钟信号进行截取，得到目标时钟信号。根据本公开实施例，能够降低存储器的动态损耗。
- 半导体存储器装置-201710176970.0
- 仓盛文章 - 力晶积成电子制造股份有限公司
- 2017-03-23 - 2023-08-22 - G11C11/407
- 半导体存储器装置包括：读出放大器，从连接于字线及位线的存储器元件读出数据；第1开关元件，连接于第1电源电压与读出放大器的第1电源中间节点之间；第2开关元件，连接于第2电源电压与读出放大器的第2电源中间节点之间；均衡器电路，使第1及第2电源中间节点均衡成第1电源中间节点的最大值与第2电源中间节点的最小值之间的半值电平；以及电压保持用电容，分别连接第1及第2电源中间节点，将第1及第2电源中间节点实质上保持为第1电源中间节点的最大值与第2电源中间节点的最小值之间的半值电平。
- 一种延迟可调的PSRAM接口控制模块及控制器-202211494436.1
- 阳志文;李正武;席晨;周宇;李剑新;杨海东;吴晨;朱贤伟;陈南清;邹迎辉 - 湖南兴芯微电子科技有限公司
- 2022-11-25 - 2023-08-18 - G11C11/4076
- 本发明提供了一种延迟可调的PSRAM接口控制模块，包括：接口状态机、发送同步缓存、发送延迟链、接收延迟链、接收异步缓存和IO；其中接口状态机为接收系统控制模块提供的PSRAM命令、地址、数据，按照PSRAM设备要求的时序发送；发送同步缓存用来存储数据等待状态机进入写状态之后按时序发送；发送延迟链包含对称延迟链和非对称延迟链，用于调整发送时钟和其他信号的延迟关系；接收延迟链包含两级对称延迟链，用于调整接收STROBE信号和DQ之间相位关系；接收异步缓存用于接收STROBE上升沿和下降沿对应的数据，并同步到psram_clk时钟域。本发明的延迟可调的PSRAM接口控制模块整无需DLL和模拟pad。
- 专利分类
