专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果148个,建议您升级VIP下载更多相关专利
  • [发明专利]Nor flash的写入方法、装置、编程电路及设备-CN202310557176.6有效
  • 王文静;李佳泽;林杉 - 上海芯存天下电子科技有限公司
  • 2023-05-17 - 2023-08-25 - G11C11/00
  • 本发明涉及存储芯片技术领域,具体公开了一种Nor flash的写入方法、装置、编程电路及设备,其中,写入方法包括以下步骤:获取SRAM内的存储数据;统计存储数据中需要执行写操作的数据总量;根据数据总量及芯片的写数据能力确定写入操作次数;根据写入操作次数和写数据能力分批次将SRAM内的存储数据写入存储阵列;该写入方法能动态性地根据该数据总量设定合适大小的匹配于写数据能力的写入操作次数以对存储阵列进行分配次的写操作,从而提高了写数据能力的利用率,并减少了写操作所需要执行的次数,使得编程操作效率得到极大的提升。
  • norflash写入方法装置编程电路设备
  • [发明专利]存储电路及存储器-CN202180076669.7在审
  • 黄凯亮;景蔚亮;王正波 - 华为技术有限公司
  • 2021-02-07 - 2023-08-04 - G11C11/00
  • 本申请涉及一种存储电路及存储器,所述存储电路包括写晶体管以及读晶体管,所述写晶体管用于接收第一输入信号,并根据所述第一输入信号更新所述存储电路的存储状态;所述读晶体管包括背栅,用于接收第二输入信号,所述读晶体管用于根据所述第二输入信号以及所述存储状态进行逻辑运算,并输出表示逻辑运算结果的第一输出信号。根据本申请实施例的存储电路,在满足具有存储功能的同时,还具备逻辑运算功能,使得存储电路应用到存储器中时,存储器不需要增加单独的运算电路即可实现存内运算,可以提高存储器的芯片利用率。
  • 存储电路存储器
  • [发明专利]补偿神经元形态应用的PCM漂移-CN202180007793.8在审
  • 李宁;W.金;S.比德尔;D.萨达纳 - 国际商业机器公司
  • 2021-02-17 - 2022-08-19 - G11C11/00
  • 一种装置,包括模拟相变存储器阵列,该模拟相变存储器阵列包括通过第一线和第二线可寻址和可访问的单元的阵列。该装置包含耦合到第一线中的一个或多个的(一个或多个)设备。该(一个或多个)设备能够耦合到一个或多个第一线或从一个或多个第一线解耦合,以补偿一个或多个第一线中的单元中的至少一个的电阻的相变存储器电阻漂移。该装置还可以包括控制电路,该控制电路被配置为使用第一线和第二线通过该(一个或多个)设备向相变存储器阵列中的多个单独的相变存储器电阻器每个时段顺序地发送一次相同的设置脉冲。
  • 补偿神经元形态应用pcm漂移
  • [发明专利]存储装置及存储装置的控制方法-CN202110930286.3在审
  • 荒井史隆 - 铠侠股份有限公司
  • 2021-08-13 - 2022-08-02 - G11C11/00
  • 实施方式提供一种提升存储装置品质的存储装置及存储装置的控制方法。实施方式的存储装置包含:第1及第2积层体(700),沿与衬底(80)的表面平行的第2方向排列,且分别包含沿与衬底(80)的表面垂直的第1方向排列的第1半导体层(70);字线(50),覆盖积层体(700);第2及第3半导体层(300a),在第1方向上,分别设置于第1及第2积层体(700)的上方;存储单元(MC),设置在第1半导体层(70)与字线(50)之间;第2半导体层上的第1晶体管(TRn);及第3半导体层上的第2晶体管。第1及第2积层体(700)在第2方向上以第1间距(Da)排列,第1及第2半导体层(300a)在第2方向上以第2间距(D1)排列,且第2间距(D1)等于第1间距(Da)。
  • 存储装置控制方法
  • [实用新型]非易失三维存储单元、芯片组件和电子设备-CN202123171551.9有效
  • 左丰国;周骏;侯彬 - 西安紫光国芯半导体有限公司
  • 2021-12-16 - 2022-05-06 - G11C11/00
  • 本申请的实施例公开了一种非易失三维存储单元、芯片组件和电子设备。易失性存储芯片用于存储数据。接口芯片通过三维异质集成结构与易失性存储芯片三维堆叠连接。非易失性存储芯片通过三维异质集成结构与易失性存储芯片和接口芯片中至少之一三维堆叠连接,以形成非易失三维存储单元。其中,接口芯片包括通信协议电路,通信协议电路用于存储通信协议。数据通过通信协议电路以缓存一致性的方式写入易失性存储芯片和非易失性存储芯片中至少之一;和,数据通过通信协议电路以缓存一致性的方式从易失性存储芯片和非易失性存储芯片中至少之一被读取。通过上述设置,提高了数据的传输效率,增大了处理数据的带宽,并且提高了数据存储的可靠性。
  • 非易失三维存储单元芯片组件电子设备
  • [发明专利]非易失三维存储单元、存储方法、芯片组件和电子设备-CN202111544069.7在审
  • 左丰国;周骏;侯彬 - 西安紫光国芯半导体有限公司
  • 2021-12-16 - 2022-02-15 - G11C11/00
  • 本申请的实施例公开了一种非易失三维存储单元、存储方法、芯片组件和电子设备。易失性存储芯片用于存储数据。接口芯片通过三维异质集成结构与易失性存储芯片三维堆叠连接。非易失性存储芯片通过三维异质集成结构与易失性存储芯片和接口芯片中至少之一三维堆叠连接,以形成非易失三维存储单元。其中,接口芯片包括通信协议电路,通信协议电路用于存储通信协议。数据通过通信协议电路以缓存一致性的方式写入易失性存储芯片和非易失性存储芯片中至少之一;和,数据通过通信协议电路以缓存一致性的方式从易失性存储芯片和非易失性存储芯片中至少之一被读取。通过上述设置,提高了数据的传输效率,增大了处理数据的带宽,并且提高了数据存储的可靠性。
  • 非易失三维存储单元方法芯片组件电子设备
  • [发明专利]半导体存储装置-CN201910147702.5在审
  • 宫川正;穗谷克彦 - 东芝存储器株式会社
  • 2019-02-27 - 2020-06-02 - G11C11/00
  • 实施方式的半导体存储装置具备:多个存储单元阵列,分别具有矩阵状配置的多个存储单元;多个字线,与多个存储单元阵列各自的多个行分别连接;多个位线,与多个存储单元阵列各自的多个列分别连接;多个行选择电路,与多个存储单元阵列分别对应地设置,且与多个字线连接;及多个列选择电路,与多个存储单元阵列分别对应地设置,且与多个位线连接。在接收到同一行地址的情形时,多个行选择电路以被选择的存储单元到行选择电路为止的字线长度不同的方式,进行字线的选择操作,在接收到同一列地址的情形时,多个列选择电路以被选择的存储单元到列选择电路为止的位线长度不同的方式,进行位线的选择操作。
  • 半导体存储装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top