“吴瑞仁”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果61个，建议您升级VIP下载更多相关专利

[实用新型]存储器以及集成电路装置-CN202320947861.5有效
发明人： 吴瑞仁;柯文昇;刘仁杰;张孟凡 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-04-24 - 公布日： 2023-10-03 - 主分类号： H10B63/00 文献下载
摘要：本实用新型提供一种存储器以及集成电路装置，存储器包括：一组字线；一组位线；源极线，具有第一源极线接触件及第二源极线接触件；一组晶体管，串联耦合于所述源极线的所述第一源极线接触件与所述第二源极线接触件之间；以及一组资料存储元件。所述一组晶体管具有耦合至所述一组字线中对应的字线的栅极。所述一组资料存储元件中的每一资料存储元件耦合于所述一组晶体管中对应的一对相邻晶体管的共用端子与所述一组位线中对应的位线之间。
存储器以及集成电路装置

[发明专利]记忆体装置-CN201811582708.7有效
发明人： 吴瑞仁;简汎宇;黄圣财;郑君华 -专利权人：北京时代全芯存储技术股份有限公司
申请日： 2018-12-24 - 公布日： 2023-09-22 - 主分类号： G11C13/00 文献下载
摘要：一种记忆体装置包含记忆体阵列、位元线驱动电路、字元线驱动电路、读写电路、控制器、参考驱动电路。记忆体阵列包含多个记忆体单元。位元线驱动电路用以解译记忆体位元地址并驱动位元线。字元线驱动电路用以解译记忆体字元地址并驱动字元线。读写电路用以读取、写入或重置记忆体单元。控制器用以切换记忆体阵列工作于单记忆体单元模式或双记忆体单元模式。参考驱动电路用以驱动参考行。参考行包含多个参考单元。参考行与多个参考单元位于记忆体阵列里。本实施可依据需求调整至单记忆体单元模式或双记忆体单元模式。
记忆体装置

[发明专利]感测放大装置-CN201811591518.1有效
发明人： 吴瑞仁 -专利权人：北京时代全芯存储技术股份有限公司
申请日： 2018-12-25 - 公布日： 2023-09-22 - 主分类号： G11C11/56 文献下载
摘要：一种感测放大装置包含第一输入端、第二输入端、参考单元、开关单元及感测放大器。第一输入端耦接于第一记忆体单元。第二输入端耦接于第二记忆体单元。参考单元用以提供参考信号。开关单元选择性地耦接于第一输入端、第二输入端及参考单元。感测放大器包含两端点，通过开关单元的切换以使感测放大器的两端点分别耦接于第一输入端及第二输入端，以工作于双记忆体单元模式，或通过开关单元的切换以使感测放大器的两端点其中一者耦接于第一输入端或第二输入端，并使感测放大器的两端点其中另一者耦接于参考单元，以工作于单记忆体单元模式。
放大装置

[实用新型]存储器装置-CN202320220092.9有效
发明人：柯文升;邱砚晟;洪哲民;吕易伦;吴瑞仁;张孟凡 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-15 - 公布日： 2023-09-19 - 主分类号： G11C11/4091 文献下载
摘要：介绍一种包括存储器阵列及预充电选择电路的存储器装置。存储器阵列包括耦合至多条位元线及多条字元线的多个存储单元，其中所述多条字元线被配置成接收输入向量。预充电选择电路被配置成根据输入向量的值选择性地对所选择的位元线进行预充电。预充电选择电路被配置成判断输入向量的值是否小于预定义临限值，且因应于确定输入向量的值小于预定义临限值而产生栅控预充电信号以跳过对所选择的位元线进行预充电。
存储器装置

[发明专利]记忆体驱动装置-CN201811583944.0有效
发明人： 吴瑞仁;简汎宇 -专利权人：北京时代全芯存储技术股份有限公司
申请日： 2018-12-24 - 公布日： 2023-08-29 - 主分类号： G11C11/407 文献下载
摘要：一种记忆体驱动装置，其包含第一开关、电压侦测电路及开关阵列。第一开关具有第一输出端与第一控制端，第一输出端提供输出电压予记忆体单元。电压侦测电路耦接第一输出端，用以侦测输出电压，并依据输出电压产生控制信号，控制信号依输出电压值的变动而即时改变。开关阵列包含多个第二开关，所述多个第二开关耦接于第一控制端，依据控制信号以导通所述多个第二开关的其中至少一者，借以调整第一控制端的电压进而调整输出电压的波形。
记忆体驱动装置

[发明专利]编程电路、集成电路及编程方法-CN202310156478.2在审
发明人：刘仁杰;柯文昇;吴瑞仁;张孟凡 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-23 - 公布日： 2023-08-18 - 主分类号： G06N3/049 文献下载
摘要：一种编程电路包括时间差转换电路及脉冲产生器电路。所述时间差转换电路被配置成从第一神经元器件接收第一脉冲且从第二神经元器件接收第二脉冲，且被配置成输出与第一脉冲和第二脉冲之间的时间差对应的时间差信号。所述脉冲产生器电路包括：输入，耦合到时间差转换电路的输出以接收时间差信号；以及输出，所述脉冲产生器电路被配置成在输出处输出与时间差信号对应的编程电压。所述脉冲产生器电路的输出被配置成耦合到耦合在第一神经元器件与第二神经元器件之间的突触装置以利用编程电压对突触装置中的权重值进行编程。
编程电路集成电路方法

[发明专利]记忆体装置-CN201811591546.3有效
发明人： 吴瑞仁;简汎宇;黄圣财;郑君华 -专利权人：北京时代全芯存储技术股份有限公司
申请日： 2018-12-25 - 公布日： 2023-08-15 - 主分类号： G11C13/00 文献下载
摘要：一种记忆体装置，包含第一、第二记忆体阵列、第一、第二位元线驱动电路、第一、第二字元线驱动电路、读写电路、控制器以及第一、第二参考驱动电路。第一、第二记忆体阵列包含多个记忆体单元。第一、第二位元线驱动电路用以解译记忆体位元地址并驱动位元线。第一、第二字元线驱动电路用以解译记忆体字元地址并驱动字元线。读写电路用以读取、写入或重置记忆体单元。控制器用以切换第一、第二记忆体阵列工作于单记忆体单元模式或双记忆体单元模式。第一、第二参考驱动电路用以驱动参考行。本实施可依据需求调整至单记忆体单元模式或双记忆体单元模式。
记忆体装置

[发明专利]存储器器件-CN202310132364.4在审
发明人：刘仁杰;吴瑞仁;柯文昇;吕易伦;张孟凡 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-17 - 公布日： 2023-07-25 - 主分类号： G11C7/18 文献下载
摘要：一种存储器器件包括在第一方向上延伸的写入位线和读取位线，以及在垂直于第一方向的第二方向上延伸的写入字线和读取字线。存储器器件还包括存储器单元，该存储器单元包括写入晶体管和读取晶体管。写入晶体管包括连接到写入字线的第一栅极、连接到写入位线的第一源极/漏极以及连接到数据储存节点的第二源极/漏极。读取晶体管包括连接到数据储存节点的第二栅极、连接到读取位线的第三源极/漏极以及连接到读取字线的第四源极/漏极。
存储器器件

[发明专利]进行存内计算的方法及其器件-CN202310078792.3在审
发明人：柯文昇;吴秉骏;吕易伦;吴瑞仁;张孟凡 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-02 - 公布日： 2023-06-27 - 主分类号： G06F15/78 文献下载
摘要：本发明的实施例提供了一种进行存内计算的方法，包括针对某些条件监测乘法累加计算的部分和。当满足某些条件时，使用减小的读取能量而不是使用常规读取能量来读取内存内容。减小的读取能量可以通过降低预充电电压、抑制预充电电压或提供接地信号和/或通过减少电压保持时间(即，减少提供预充电电压和/或对预充电电压放电的时间)。本发明的实施例还提供了一种进行存内计算的器件。
进行计算方法及其器件

[发明专利]记忆体装置-CN202110280084.9有效
发明人： 吴瑞仁;砂永登志男;蔡修群 -专利权人：北京时代全芯存储技术股份有限公司
申请日： 2021-03-16 - 公布日： 2023-06-23 - 主分类号： G11C7/10 文献下载
摘要：一种记忆体装置，包含记忆体组以及控制电路。记忆体组包含多个记忆体库。控制电路耦接于记忆体组，并包含三态逻辑致能电路以及地址解码电路。三态逻辑致能电路用以暂存多个暂存地址信号，依据同步信号以输出多个暂存地址信号，且解码多个暂存地址信号以产生致能信号，并传送致能信号至多个记忆体库中的一者。地址解码电路用以解码多个暂存地址信号以驱动多个记忆体库中的一者。
记忆体装置

[发明专利]上电复位电路-CN201910631676.3有效
发明人： 吴瑞仁;王坤 -专利权人：北京新忆科技有限公司
申请日： 2019-07-12 - 公布日： 2023-06-13 - 主分类号： H03K17/22 文献下载
摘要：本发明公开了一种上电复位电路，包括：电源模块，用于输出电源电压；第一电容，第一电容的第一端接地；电压检测模块，电压检测模块分别与第一电容的第二端和电源模块连接，用于当检测到电源电压大于预设的电压阈值时，为第一电容充电；复位重置模块，复位重置模块分别与第一电容的第二端和电源模块连接，用于当检测到电源电压等于或者小于电压阈值时，输出复位脉冲信号对上电复位电路进行重置。本发明实施例的上电复位电路，在电源电压小于预设的电压阈值时，重新开始上电，再次产生复位脉冲，以确保系统状态正常，即使电源上电过程中有瞬间压降，也能正常运作，并对复位电路重置，对外部电路系统的设定重置。
复位电路

[发明专利]感测电路及其操作方法-CN202310025677.X在审
发明人： 吴瑞仁;柯文昇;刘仁杰;张孟凡 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-01-09 - 公布日： 2023-06-06 - 主分类号： G11C7/06 文献下载
摘要：一个电路包括参考电压节点、第一和第二数据线、感测放大器、耦合于第一和第二数据线以及感测放大器的第一和第二输入端之间的第一和第二开关组件、耦合于第一和第二数据线之间与第一和第二节点之间的第三和第四开关组件、在第一和第二节点与参考电压节点之间耦合的第五和第六开关组件以及在第一和第二节点和第二与第一输入端之间耦合的第一和第二电容组件。在第一操作模式中，第一到第四开关组件都被开启，第五和第六开关组件都被关闭。在第二操作模式下，第一到第四开关组件都被关闭，第五和第六开关组件都被导通。
电路及其操作方法

[发明专利]存储器单元及其制造方法-CN202210786279.5在审
发明人：江宏礼;王哲夫;陈自强;吴瑞仁;张孟凡 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-04 - 公布日： 2023-05-16 - 主分类号： H10B12/00 文献下载
摘要：本发明的实施例涉及存储器单元及其制造方法。存储器单元包括写入存取晶体管、储存晶体管和读取存取晶体管。写入存取晶体管的栅极与写入字线连接，写入存取晶体管的源极与写入位线连接，写入存取晶体管的漏极与储存晶体管的栅极连接。储存晶体管的源极连接到源极线，并且储存晶体管的漏极连接到读取存取晶体管的源极。读取存取晶体管的栅极连接到读取位线，读取存取晶体管的漏极连接到读取位线。存储器单元还包括电容元件，该电容元件具有到储存晶体管的栅极的第一连接和到参考电压源的第二连接。
存储器单元及其制造方法

[实用新型]一种调整感测电流的电路及其内存组件-CN202221764807.9有效
发明人：柯文升;吴瑞仁;刘仁杰;张孟凡 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-08 - 公布日： 2023-03-28 - 主分类号： G11C11/16 文献下载
摘要：本实用新型提供一种调整感测电流的电路及其内存组件。电路包括感测放大器、第一箝位电路、第二箝位电路以及回馈电路。第一箝位电路包括并联耦接于感测放大器与内存阵列之间的第一箝位分支。第二箝位电路包括并联耦接于感测放大器与参考阵列之间的第二箝位分支。回馈电路被配置成因应于由感测放大器输出的输出数据而选择性地对第一箝位分支中的一或多者或者第二箝位分支中的一或多者进行启用或禁用。
一种调整电流电路及其内存组件

[发明专利]向存储器写入数据的方法、装置及存储介质-CN201911072175.2有效
发明人：崔海亮;张皓;马向超;吴瑞仁;王坤 -专利权人：北京新忆科技有限公司
申请日： 2019-11-05 - 公布日： 2023-02-21 - 主分类号： G06F3/06 文献下载
摘要：本申请提出一种向存储器写入数据的方法、装置及存储介质，方法包括：确定存储器的工作状态，读取存储器阵列中的第一数据和数据缓存区的第二数据；根据工作状态、第一数据和第二数据生成校验数据，校验数据中包括多个第一标识数据，每个第一标识数据用于表征对应比特位的数据是否需要重写，根据第一标识数据确定需要重写数据的目标比特位，并向目标比特位写入目标数据，从存储器阵列读取第三数据，根据第三数据、校验数据和工作状态对校验数据进行更新；根据更新后的校验数据再次确定需要重写数据的目标比特位并向目标比特位写入目标数据，直至确定无需要重写数据的比特位。通过本申请，能够有效减少写入数据的次数，提高数据写入效率。
存储器写入数据方法装置存储介质

1
2
3
4
5
下一页»
尾页
共 61 条