[发明专利]测试电子被测试器件的装置、方法以及计算机软件产品在审
| 申请号： | 202310256550.9 | 申请日： | 2023-03-16 |
| 公开（公告）号： | CN116893334A | 公开（公告）日： | 2023-10-17 |
| 发明（设计）人： | 塔尔·克莱因;罗尼·阿布布尔;埃雷兹·格拉斯伯格;约拉姆·阿维格多 | 申请（专利权）人： | 华邦电子股份有限公司 |
| 主分类号： | G01R31/3183 | 分类号： | G01R31/3183 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 贺财俊;黄健 |
| 地址： | 中国台湾台*** | 国省代码： | 暂无信息 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 一种用于产生自动测试设备(ATE)测试样型以对电子被测试器件(DUT)进行测试的装置、方法以及计算机软件产品，所述电子DUT包括电路系统、至少一个输入端口及至少一个输出端口。所述装置包括存储器及处理器。存储器被配置成存储：(i)IC的硬体验证语言(HVL)模型，所述HVL模型包括对所述至少一个DUT输入端口进行建模的模型输入以及对所述至少一个DUT输出端口进行建模的模型输出，所述HVL模型被配置成在忽视电路系统的情况下响应于模型输入的逻辑状态来确定模型输出的逻辑状态；以及(ii)仿真程序，被配置成对DUT的HVL模型进行仿真。处理器被配置成通过运行仿真程序来针对DUT产生ATE测试样型。 | ||
| 搜索关键词： | 测试 电子 器件 装置 方法 以及 计算机 软件产品 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司，未经华邦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310256550.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 测试电子被测试器件的装置、方法以及计算机软件产品-202310256550.9
- 塔尔·克莱因;罗尼·阿布布尔;埃雷兹·格拉斯伯格;约拉姆·阿维格多 - 华邦电子股份有限公司
- 2023-03-16 - 2023-10-17 - G01R31/3183
- 一种用于产生自动测试设备(ATE)测试样型以对电子被测试器件(DUT)进行测试的装置、方法以及计算机软件产品，所述电子DUT包括电路系统、至少一个输入端口及至少一个输出端口。所述装置包括存储器及处理器。存储器被配置成存储：(i)IC的硬体验证语言(HVL)模型，所述HVL模型包括对所述至少一个DUT输入端口进行建模的模型输入以及对所述至少一个DUT输出端口进行建模的模型输出，所述HVL模型被配置成在忽视电路系统的情况下响应于模型输入的逻辑状态来确定模型输出的逻辑状态；以及(ii)仿真程序，被配置成对DUT的HVL模型进行仿真。处理器被配置成通过运行仿真程序来针对DUT产生ATE测试样型。
- 芯片时钟网络延时交叉验证测试方法-202310664603.0
- 夏显召;翟瑞卿;李予佳;李明阳;赵瑞;吴含冰;戎辉;董长青;姜国凯 - 中国汽车技术研究中心有限公司;中汽研软件测评（天津）有限公司
- 2023-06-07 - 2023-09-19 - G01R31/3183
- 本发明涉及一种芯片时钟网络延时交叉验证测试方法，涉及芯片测试技术领域，通过将测试向量输入至N颗同批次、同型号的待测芯片；控制OCC电路At‑speed模式提供的时钟信号作为待测芯片内各触发器的控制时钟；将来自各待测芯片的触发器输出信号进行异或运算，实现批量交叉验证。
- 扫描链及其设计方法和基于扫描链的串行扫描复位方法-202011380054.7
- 刘勋;张倬 - 海光信息技术股份有限公司
- 2020-11-30 - 2023-09-05 - G01R31/3183
- 本公开提供一种扫描链及其设计方法和基于扫描链的串行扫描复位方法，该方法包括：提供扫描链，扫描链包括串行级联的多个设定寄存器，其中，除扫描链的起始的设定寄存器之外的每个设定寄存器的扫描/复位输入端连接到上一相邻的设定寄存器的复位输出端；使扫描链处于扫描/复位模式，向起始的设定寄存器的扫描/复位输入端施加复位数据信号，提供时钟输入，进行串行扫描复位且使得除扫描链的起始的设定寄存器之外的每个设定寄存器的扫描/复位数据输入端被输入复位数据信号。本公开基于多个设定寄存器串行级联形成扫描链，复用扫描链进行串行扫描，将复位数据信号扫描入所有的寄存器，实现所有寄存器的复位功能，节省大量连线资源与寄存器面积。
- 基于隐马尔可夫模型的电路测试方法、存储介质及装置-202010979020.3
- 詹文法;华铭;江健生;蔡雪原;冯学军;彭登辉 - 安庆师范大学
- 2020-09-17 - 2023-06-30 - G01R31/3183
- 本发明公开了基于隐马尔可夫模型的电路测试方法、存储介质及装置，所述方法包括：自动测试向量生成工具根据导入的电路结构图随机生成针对该电路的测试向量集；根据随机生成的测试向量集，进行电路测试并基于隐马尔可夫模型判断电路是否温度过高；若电路不存在温度过高问题则直接将测试向量集输入到自动测试设备ATE中，进行电路测试；若电路存在温度过高问题，对测试向量集进行重排序减少测试向量之间的翻转得到更新的测试向量集，将更新的测试向量集输入到自动测试设备ATE中，进行电路测试；本发明的优点在于：有效控制测试温度，降低了损坏芯片的风险，提高了测试的可靠性。
- 用于数字逻辑器件的测试方法及测试系统-202310034782.X
- 罗俊杰;庞明奇;乔秀铭;刘净月;焦慧娟;席雨 - 航天科工防御技术研究试验中心
- 2023-01-10 - 2023-05-26 - G01R31/3183
- 本申请提供一种用于数字逻辑器件的测试方法及测试系统。基于测试得到的四个延迟时间获得边沿上升时间和边沿下降时间，实现数字逻辑器件的边沿上升时间和边沿下降时间的自动化测试。本申请的方案，提高了测试效率，降低了测试成本，并且通用性强，易于移植。
- 基于代价损失因子的扫描链及组合逻辑故障诊断方法-202310100980.1
- 钱静洁;马凌 - 无锡玖熠半导体科技有限公司
- 2023-02-10 - 2023-05-12 - G01R31/3183
- 本申请公开基于代价损失因子的扫描链及组合逻辑故障诊断方法，涉及EDA检测领域，通过检测待测芯片找出所有故障扫描链并判断故障类型；使用ATPG测试模式集来确定故障扫描链中可疑扫描单元的可疑范围；依次在可疑范围内的每个候选扫描单元注入与故障扫描链相同类型的故障，通过比较候选扫描单元的模拟响应及故障电路响应计算故障扫描链的代价损失因子，确定故障扫描链的目标故障点位；修改目标故障点位，将当前周期累计的总代价损失因子与前一周期内累计比较；若总代价损失因子不小于前一周期时，确定所有故障点并结束芯片故障诊断；该方案可以节省外围硬件开销，还能精准定位每个故障扫描链上的故障点，提高诊断效率和检测精度。
- 一种电路时序测量系统、方法、装置及可读存储介质-202211448306.4
- 刘畅;张广乐;季冬冬 - 苏州浪潮智能科技有限公司
- 2022-11-18 - 2023-04-07 - G01R31/3183
- 本发明提出的一种电路时序测量系统、方法、装置及可读存储介质，所述系统包括：Header连接器、ADC模数转换芯片、FPGA和上位机；Header连接器与ADC模数转换芯片输入端信号连接，ADC模数转换芯片输出端与FPGA信号连接，FPGA与上位机信号连接；所述Header连接器通过导线连接待测电路板的待测信号，完成待测信号的采集后发送至ADC模数转换芯片；ADC模数转换芯片将待测信号采样转换成数字信号并发送至FPGA，FPGA将采样后的数据传输给上位机，上位机利用预设的内置解析软件解析数字信号，自动计算出各个信号之间的时序差异值，并图形化地显示信号波形。本发明无需使用示波器，通过一次采集即可完成对所有被采集信号的时序测量，大大缩短测试用时。
- 晶圆测试方法-202211658295.2
- 王玉冰;韩洋 - 西安紫光国芯半导体有限公司
- 2022-12-22 - 2023-03-24 - G01R31/3183
- 本申请公开了一种晶圆测试方法。该晶圆测试方法包括：获取待测晶圆并确定测试需求；在待测晶圆的各指定端口组之间设置可编程逻辑器件；基于测试需求，对每一可编程逻辑器件赋值，给各端口组提供数值，形成测试模板；利用晶圆测试机对测试模板进行测试。上述方法，在晶圆的端口之间设置可编程逻辑器件，在晶圆测试前，通过可编程逻辑器件给待测晶圆提供端口数据，使待测晶圆的端口处于实现待测的电性功能特定的连接模板，不依赖存储晶圆提供端口数据，晶圆测试可以在3D封装前进行，若测试不通过，不需要返工拆卸，降低了生产成本。
- 自动协助电路验证-202180049025.9
- D·E·伯吉斯 - 特克特朗尼克公司
- 2021-07-08 - 2023-03-14 - G01R31/3183
- 一种方法，包括：将制造的电路的节点分类为优先级节点，并且将节点分类为次级节点；通过自动指定第一优先级节点以用于验证，并且查明来自第一优先级节点的测量信号是否满足第一优先级节点的通过‑失败准则，来评估第一优先级节点；当来自第一优先级节点的测量信号满足通过‑失败准则时，通过自动指定第二优先级节点以用于验证，并且查明来自第二优先级节点的测量信号是否满足所述第二优先级节点的通过‑失败准则，来评估第二优先级节点；以及当来自第一优先级节点的测量信号不满足通过PC失败准则时，通过自动指定第一次级节点以用于验证，并且查明来自第一次级节点的测量信号是否满足第一次级节点的通过‑失败准则，来评估第一次级节点。
- 通用可配置的芯片测试电路-202011108514.0
- 李鑫;曾永红;晋超超;徐艺轩 - 天津津航计算技术研究所
- 2020-10-16 - 2023-03-14 - G01R31/3183
- 本发明属于硬件设计技术领域，具体涉及一种通用可配置的芯片测试电路，包括：测试芯片插座、主控FPGA和多种通讯协议的外围接口电路；所述测试芯片插座作为被测芯片的载体，实现被测芯片与外围接口电路和被测芯片与主控FPGA之间的通讯；所述主控FPGA负责根据待测芯片的功能和类型产生不同的测试向量和通讯协议，对外围接口电路中与待测芯片对应的测试接口进行切换；所述多种通讯协议的外围接口电路中包括多种通讯协议的外围测试接口，用于实现不同待测芯片的测试物理通路。本发明有效解决了不同芯片测试需要重新进行测试板卡设计的问题，适合于具有相同封装的不同类型的芯片测试系统，可以有效的测试通讯类芯片的功能。
- 基于半静态D触发器的支持可测性设计的电路-202210455914.1
- 范志军;李楠;薛可;段恋华;郭海丰 - 深圳比特微电子科技有限公司
- 2022-04-28 - 2022-12-16 - G01R31/3183
- 本公开涉及基于半静态D触发器的支持可测性设计的电路。提供基于半静态D触发器的支持可测性设计的电路，能够在工作模式或测试模式下工作，电包括：时钟模块，配置为在测试模式下提供测试时钟信号；逻辑单元，包括多个半静态D触发器，每个半静态D触发器包括串联耦接的动态锁存器和静态锁存器，其中每个半静态D触发器中的动态锁存器的保持时钟电平为第一时钟电平，在测试模式下，多个半静态D触发器基于测试时钟信号工作，在测试时钟信号的每个时钟周期中，第一时钟电平的持续时间满足动态锁存器的最低工作频率，以及至少部分半静态D触发器中的每个半静态D触发器构成电路中支持可测性设计的扫描链中扫描寄存器的至少部分。
- 用于模拟缺陷可检测性分析的迅速且可扩展的方法-202180028414.3
- M·巴特查亚;黄惠萍;A·范 - 美商新思科技有限公司
- 2021-04-15 - 2022-11-25 - G01R31/3183
- 提供了检测模拟电路中的缺陷的系统和方法。方法包括：从网表识别通道连接块(CCB)，在仿真期间为待注入的CCB创建缺陷，通过基于将激励作为输入提供给CCB来执行CCB的第一模拟电路仿真，获得CCB的输出节点的第一测量数据，并且通过基于将激励作为输入提供给CCB并且注入缺陷来执行CCB的第二模拟电路仿真，获得CCB的输出节点的第二测量数据。所述方法可以进一步包括基于所述第一测量数据和所述第二测量数据确定缺陷类型。
- 测试设备-201911004963.8
- 金珍宇;李昌挥;承万镐 - 爱思开海力士有限公司
- 2019-10-22 - 2022-11-22 - G01R31/3183
- 公开了一种测试设备。该测试设备包括：输入/输出(I/O)电路，其被配置为允许在输入/输出(I/O)焊盘与内部电路之间流动的静电被放电至电源线、地线或基板线；电容器电路，其被配置为执行从封装设计中提取的寄生电容的建模；以及放电电路，其被配置为允许在电容器电路中储存的电容被放电至基板线。
- 基于锁存器的支持可测性设计的电路以及芯片测试方法-202210455904.8
- 范志军;薛可;田文博;刘建波;杨作兴 - 深圳比特微电子科技有限公司
- 2022-04-28 - 2022-08-02 - G01R31/3183
- 本公开涉及基于锁存器的支持可测性设计的电路以及芯片测试方法。提供一种基于锁存器的支持可测性设计的电路，能够在工作模式或测试模式下工作，包括时钟模块，配置为在测试模式下提供测试时钟信号；以及计算单元，包括至少一个锁存器链，每个锁存器链包括：串联耦接的多个锁存器，其中：在测试模式下，多个锁存器被划分为串联耦接的若干个锁存器对，在每个锁存器对中，第一锁存器和第二锁存器分别基于测试时钟信号的彼此不同的第一信号电平和第二信号电平进行锁存，以及至少一个多路选择器，每个多路选择器的输出端耦接到相应的一个第一锁存器对的输入端，并且与该第一锁存器对共同构成电路的支持可测性设计的扫描链的至少一部分。
- 集成电路测试设备和方法-201880033001.2
- 米凯莱·波尔托拉恩 - 格勒诺布尔理工学院
- 2018-05-17 - 2022-07-15 - G01R31/3183
- 本发明涉及一种测试设备，包括：测试装置(302)，具有用于存储数据处理指令的存储器(304)和一个或多个处理器，所述处理器被设计成当执行数据处理指令时执行测试代码(308)，以便对被测装置(102)执行测试操作，所述测试代码(308)定义应用于被测装置的测试仪器的一个或多个测试模式和一个或多个测试算法，所述测试代码具有独立于测试装置(302)和被测装置(102)之间的测试接口(106、08)的第一格式；以及接口控制器(310)，被设计成将测试代码执行期间由测试装置生成的通信转换成适合于测试接口的第二格式，并将来自被测装置(102)的通信转换成第一格式。
- 一种扫描链测试的时钟控制装置-202011169984.8
- 樊光锋;贠文佳;王金富 - 苏州浪潮智能科技有限公司
- 2020-10-28 - 2022-07-01 - G01R31/3183
- 本发明提供了一种扫描链测试的时钟控制装置，属于半导体技术领域，解决了现有技术中时钟控制装置占用的管脚数量较多的问题。该装置包括：压缩逻辑时钟单元、至少一个基础时钟信号单元以及至少一个扫描测试时钟单元；其中，基础时钟信号单元分别与压缩逻辑时钟单元及扫描测试时钟单元连接，用于分别输出基础时钟信号；基础时钟信号单元还分别与外界的时钟管脚及参考时钟管脚连接，用以接收外部时钟信号；压缩逻辑时钟单元与外界的扫描使能管脚连接，并基于扫描使能信号及基础时钟信号生成压缩逻辑时钟信号；扫描测试时钟单元接收外界的处理信号，并基于处理信号与基础时钟信号生成扫描测试时钟信号。
- 一种测试向量生成方法-202110576360.6
- 刘鹏;张晓峰;赵月明;季晓燕;孙宇凯;岳红维;王君从;田爱国;戴强;崔海龙;沈贵元;胡美玲 - 中国电子科技集团公司第五十四研究所
- 2021-05-26 - 2022-06-21 - G01R31/3183
- 本发明提供了一种测试向量生成方法，属于电路测试技术领域。本发明基于电路仿真数据和测试仪器硬件，采用对数据逐周期提取再合并的方式生成测试向量。该方法主要由待测电路仿真、确定向量周期、逐点提取数据、合并向量数据和生成时序文件步骤组成，最终由向量数据和时序文件组成测试向量。本方法既可以实现任意数量通道上信号任意速率的向量转换，又可以省却VCD文件生成和VCD文件转换成测试向量这两个过程，提高了向量生成效率、数据测试能力和测试灵活性。
- 芯片测试方法、装置、设备及存储介质-202210195949.6
- 古城 - 长鑫存储技术有限公司
- 2022-03-01 - 2022-06-14 - G01R31/3183
- 本公开提供一种芯片测试方法、装置、设备及存储介质，测试方法包括：确定寄存器测试适配文件，根据预设测试环境下的寄存器描述文件确定寄存器测试适配文件，寄存器测试适配文件与预先确定的测试用例模板形式相适配；根据寄存器测试适配文件和测试用例模板构建测试用例，并执行测试用例，以对芯片进行测试；确定寄存器测试适配文件还包括，在预设测试环境发生变更时，响应于变更，确定寄存器描述文件的变更信息；根据变更信息，变更寄存器测试适配文件，无需进行繁琐的寄存器信息查找、录入工作，提高了芯片测试效率，降低出错率，提高测试准确性，并能够响应于预设测试环境发生变更，适应性地变更寄存器测试适配文件，无需重新构建测试环境。
- 一种DDR2/3 PHY BIST数据通道测试向量生成方法-201911252691.3
- 马杰;乐立鹏;张建军;马城城;闫昕;刘亚鹏 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2019-12-09 - 2022-05-13 - G01R31/3183
- 本发明公开了一种DDR2/3 PHY BIST数据通道测试向量生成方法，包括如下步骤：(1)选择LFSR结构，利用低频率时钟驱动LFSR结构产生伪随机数；(2)交织选择LFSR结构中移位寄存器值作为测试数据；(3)对测试数据进行组合，构造出最终测试向量。本发明结构简单易实现，在满足测试需求的条件下减小了BIST运行频率，降低功耗。
- 一种DDR2/3 PHY BIST命令通道测试向量生成方法-201911252694.7
- 马杰;乐立鹏;张建军;马城城;闫昕;刘亚鹏 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2019-12-09 - 2022-05-13 - G01R31/3183
- 本发明公开了一种DDR2/3 PHY BIST命令通道测试向量生成方法，包括如下步骤：(1)选择LFSR结构，利用低频率时钟驱动LFSR结构产生伪随机数；(2)选择LFSR结构中移位寄存器值作为测试数据；(3)对测试数据进行编码，构造出最终测试向量。本发明结构简单易实现，生成的测试向量能够充分检验信道抗串扰和驱动能力，并且在满足测试需求的条件下减小了BIST运行频率，降低功耗。
- 电压施加装置和输出电压波形的形成方法-201880057271.7
- 石井滋树;杉山克昌;成川健一;品川衡二;名仓卓身 - 东京毅力科创株式会社
- 2018-07-25 - 2022-04-01 - G01R31/3183
- 在对形成于基片上的多个被检查器件检查电特性的检测器中，对被检查器件施加电压的电压施加装置，其在被赋予规定的设定条件时，设定作为过渡电压设定参数的过渡阶梯数、阶梯时间、阶梯电压，以能够形成适合于规定的设定条件的、具有多个过渡阶梯的阶梯状的过渡电压波形，基于此，形成具有阶梯状的过渡电压波形的输出电压。将输出电压输入到DUT阶梯时的响应为产生过冲的2阶以上的高阶延迟系统，各过渡阶梯的阶梯时间的终点被设定成二阶延迟系统的阶梯响应曲线中的从上升时间的终点至超调时间之间的时间。
- I2C接口器件测试方法、装置及I2C接口器件-202010401397.0
- 张波 - 圣邦微电子（北京）股份有限公司
- 2020-05-13 - 2021-11-19 - G01R31/3183
- 本发明公开了一种I2C接口器件测试方法、装置及I2C接口器件，所述方法包括：使所述I2C接口器件产生测试使能信号；基于所述测试使能信号屏蔽所述I2C接口器件输出至所述至少一个功能模块的信号；基于所述测试使能信号屏蔽所述至少一个功能模块输出至所述I2C接口器件的信号，并使所述I2C接口器件根据预设的至少一位测试逻辑值产生测试信号；基于所述测试信号对所述I2C接口器件进行测试。本公开无需其他功能模块动作，即可快速的进行I2C接口器件的测试，提高了测试覆盖率。
- 基于延时的数字测试码型生成方法-202110873222.4
- 戴志坚;杨万渝;惠佳成 - 四川芯测电子技术有限公司
- 2021-07-30 - 2021-11-12 - G01R31/3183
- 本发明公开了基于延时的数字测试码型生成方法，包括以下步骤：一：测试向量抽象，将原始信号A的测试波形进行向量抽象，获得具有若干个周期波形原始信号A；二：测试码型合成，对原始信号A进行延迟处理，分别获得第一延迟信号B和第二延迟信号C，并对第一延迟信号B和第二延迟信号C进行逻辑处理生成脉冲信号D。本发明能满足数字IC的工作频率要求，同时可以提高在数字IC支持的范围内测试码型的生成速度，节约了测试时间，可产生最高200Mbps，边沿定位分辨率最高39ps的数字测试码型，为精确控制发送的测试向量提供了保证，有利于更为合理地指定测试方案、编写测试向量。
- 一种基于前向相容的折叠集分层压缩方法及装置-201911192492.8
- 詹文法;陶鹏程;蔡雪原;邵志伟;彭勇;张振林;丁文祥;彭登辉;华铭;都奕 - 安庆师范大学
- 2019-11-28 - 2021-10-15 - G01R31/3183
- 本发明涉及一种基于前向相容的折叠集分层压缩方法，步骤如下：S1、划分测试向量；S2、从划分的测试向量中，获取待编码数据块与折叠集；S3、根据折叠集依次对待编码数据块进行编码；S4、判断待编码数据块是否为最后一个，如果是输出压缩后的测试向量，如果不是返回执行步骤S3。本发明还公开了一种基于前向相容的折叠集分层压缩装置。本发明通过将测试向量划分，利用参考向量作为折叠种子生成折叠集，依次对剩余的待编码数据块与参考向量进行相容性判断，从而实现降低参考向量的相容条件，使原本不具有相容关系的两个数据块产生相容关系，即增大了数据块间的相容性，从而在原来相容压缩的基础上进一步提高了数据的压缩率。
- 基于时间数字转换器的集成电路工艺可信检测方法及电路-202010043955.0
- 史江义;孟坤;郭海;马佩军;张华春;李鹏飞;吴秋纬;赵博 - 西安电子科技大学
- 2020-01-15 - 2021-08-20 - G01R31/3183
- 本发明属于集成电路检测技术领域，具体涉及基于时间数字转换器的集成电路工艺可信检测方法及电路，包括：获取载体电路中的若干关键路径；根据所述若干关键路径在所述载体电路上添加时间数字转换器电路得到添加检测电路的载体电路；对所述添加检测电路的载体电路进行动态仿真得到动态仿真结果；根据所述添加检测电路的载体电路得到集成电路芯片，并对所述集成电路芯片中所述载体电路的所述关键路径进行路径延时检测得到芯片测量结果；将所述动态仿真结果与所述集成电路芯片测量结果进行对比得到判断结果。具有面积小、隐蔽性好的有益效果。
- 一种芯片自动测试机内测试通道信号传输时间的校准方法-202110283521.2
- 魏津;张经祥;吴艳平 - 胜达克半导体科技（上海）有限公司
- 2021-03-17 - 2021-07-02 - G01R31/3183
- 本发明涉及半导体技术领域，具体的说是一种芯片自动测试机内测试通道信号传输时间的校准方法。一种芯片自动测试机内测试通道信号传输时间的校准方法，包括自动测试机、AC‑cal载具板、Odd‑Even载具板。同现有技术相比，提供一种芯片自动测试机内测试通道信号传输时间的校准方法，利用自动测试机上的现有条件对其通道进行自校准，以提高自动测试机工作的精准度。
- 安全逻辑的自测试-201780053277.2
- S·兰加查理;S·贾兰 - 德克萨斯仪器股份有限公司
- 2017-08-31 - 2021-06-08 - G01R31/3183
- 在所描述的用于安全关键设备中的安全逻辑(100)的自测试逻辑的示例中，安全逻辑(100)包括耦合到安全关键设备中的主模块(300)和比较模块(302)的比较器逻辑，并且自测试逻辑被配置为测试比较器逻辑。自测试逻辑可以实现为单周期并行位反转方法、多周期串行位反转方法或单周期测试模式注入方法。
- 包括监控电路的半导体器件-201811130874.3
- 金暎勋 - 爱思开海力士有限公司
- 2018-09-27 - 2021-06-04 - G01R31/3183
- 本发明公开一种包括监控电路的半导体器件。一种半导体器件包括：多个延迟单元，其彼此串联耦接，每个延迟单元包括彼此串联耦接的上拉晶体管和下拉晶体管；监控控制块，其适用于基于使能信号来控制延迟单元执行监控操作；以及耦接块，其布置在延迟单元的每个输入端子与上拉晶体管或下拉晶体管的栅极之间，并且适用于基于使能信号来调节导通电平。
- 一种芯片测试装置、平台及方法-202010479801.6
- 吴阁明 - 大连卓志创芯科技有限公司
- 2020-05-29 - 2021-05-07 - G01R31/3183
- 本发明公开了一种芯片测试装置、平台及方法。其中，平台包括：控制单元、设备单元、转接单元、烧录单元以及报告书单元；本发明的芯片测试评价方法，通过总结多种类芯片的大量实机测试业务，提取并建立通用的列表命令，通过系统的控制单元解析为测试函数，向其他单元发送操控指令来调度测试动作，并在系统运行的同步生成报告书，实现了芯片测试全程自动化，从而节省了人力成本，减轻了测试人员的操作压力，同时提高了芯片测试的效率和质量。
- 一种量子比特控制信号生成方法-201910094220.8
- 孔伟成 - 合肥本源量子计算科技有限责任公司
- 2019-01-30 - 2021-01-05 - G01R31/3183
- 本发明属于量子芯片测试技术领域，具体公开了一种量子比特控制信号生成方法，该方法包括：接收上位机发送的对应基准量子门集中的每一个基本量子逻辑门的第一标签码和第一标准信号；存储所述第一标准信号，并获得标识所述第一标准信号存储位置的第一地址码；接收上位机发送的对应目标量子程序中的每一个基本量子逻辑门的目标标签码和目标时间码；根据所述目标标签码和所述目标时间码获得所述目标量子程序中的基本量子逻辑门的对应的所述第一标准信号作为待处理信号，并处理所述待处理信号获得量子比特控制信号。本发明能够满足多位量子比特测试需求，提供多位量子比特测试所需的量子比特控制信号需求。
- 专利分类
