“乐立鹏”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果19个，建议您升级VIP下载更多相关专利

[发明专利]一种多电源域全芯片ESD保护架构-CN202310498133.5在审
发明人：王小明;乐立鹏;方新嘉;庞敏;王伊卜 -专利权人：北京微电子技术研究所;北京时代民芯科技有限公司
申请日： 2023-05-05 - 公布日： 2023-10-24 - 主分类号： H02H9/04 文献下载
摘要：本发明属于芯片架构领域，具体涉及了一种多电源域全芯片ESD保护架构，旨在解决现有技术未从全芯片的全方位保护着手，芯片的抗ESD能力尚达不到预期的问题。本发明包括：分别设置于芯片输入输出端口区和芯片核心区的多个ESD电源钳位电路，用于形成ESD电流的低阻抗泄放通路，钳位电源总线电压低于设定值；分别设置于多电源域全芯片的各电源域之间轨间电路，用于形成不同电源域之间的ESD电流的低阻抗泄放通路；分别设置于芯片输入输出端口环与芯片核心区的设定位置的多组ESD防护电路构成的ESD电源网络，用于消除电源线、地线寄生电容及电阻对ESD的负面影响。本发明提高了整个芯片的抗ESD能力，达到了对整个芯片提供全方位保护的目的。
一种电源芯片 esd 保护架构

[发明专利]一种抗辐射RS码译码电路-CN201911378536.6有效
发明人：王佩;乐立鹏;安印龙;方新嘉;魏星;权晶;楚晓梅;陈战;王兆辉;王琰 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2019-12-27 - 公布日： 2023-08-29 - 主分类号： H03M13/15 文献下载
摘要：本发明公开了一种抗辐射RS码译码电路，包括：伴随式计算模块，用于对接收到的码字R(x)进行计算，得到伴随多项式S(x)；关键方程求解模块，用于对伴随多项式S(x)进行关键方程求解，得到错误位置多项式Λ(x)和错误值多项式ω(x)；错误图案搜索模块，用于计算得到错误位置和错误位置对应的错误值；数据缓存模块，用于对接收到的码字R(x)进行缓存；纠错输出模块，用于读取数据缓存模块中缓存的码字R(x)，根据错误图案搜索模块计算得到的错误位置和错误位置对应的错误值对读取的缓存的码字R(x)进行纠错，并输出码字C。本发明所述的抗辐射RS码译码电路，缩小了电路面积、降低了电路功耗，在提高电路性能的同时还增强了电路的可靠性。
一种辐射 rs 译码电路

[发明专利]一种FFT硬件实现模块的验证方法-CN201911330756.1有效
发明人：魏星;乐立鹏;安印龙;谢应辉;楚晓梅;谷艳;权晶 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2019-12-20 - 公布日： 2023-06-09 - 主分类号： G06F11/22 文献下载
摘要：本发明涉及一种N点FFT模块的验证方法：(1)、向N点FFT模块中输入i次谐波频点测试信号，将变换为i次谐波频点信号变换为时域信号，并存储在N点IFFT模块内部的SRAM中；(2)、从N点FFT模块内部的SARM中读出步骤(1)存储的时域信号，作为i次谐波时域测试信号输入至N点FFT模块的信号输入端，将i次谐波时域测试信号进行N点FFT正变换，得到i次谐波时域测试信号对应的频域频点；(3)、判断N点FFT模块i次谐波处理功能是否正确；(4)、遍历0次至N‑1次谐波的频点信号，重复步骤(1)～(3)，当N点FFT模块对0至N‑1次谐波的频点信号都正确时，认为该N点FFT模块功能正确，否则，认为该N点FFT模块功能不正确。
一种 fft 硬件实现模块验证方法

[发明专利]一种Turbo码译码器、用于Turbo码的分量译码器及分量译码方法-CN201811581671.6有效
发明人：魏星;乐立鹏;方新嘉;安印龙;谢应辉 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2018-12-24 - 公布日： 2023-04-14 - 主分类号： H03M13/29 文献下载
摘要：本发明公开了一种Turbo码译码器、用于Turbo码的分量译码器及分量译码方法。卷积码状态转移器，用于计算分量编码器的后向转移状态和该后向转移状态下的输出值、前向转移状态和该前向转移状态下的输入值；后向分支转移概率模块，按照倒序输入的系统信息位、校验位，计算出各后向转移状态下系统信息位的后向分支转移概率；后向递推概率模块，计算各后向转移状态下系统信息位的后向递推概率β值；前向分支转移概率模块，计算出各前向分支转移概率；前向递推概率模块，计算前向转移状态下系统信息位的前向递推概率α值；对数似然比模块，计算得到系统信息位被译码为0的概率和系统信息位被译码为1的概率和两者的对数似然比。本发明结构简单，节约硬件资源。
一种 turbo 译码器用于分量译码方法

[发明专利]一种Serdes动态阈值码流同步检测方法及系统-CN202210162430.8在审
发明人：谢应辉;陈雷;马杰;王小明;魏星;乐立鹏;马城城;王尹卜;行涛;谷艳;王琰;楚晓梅 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2022-02-22 - 公布日： 2022-09-09 - 主分类号： H04J3/06 文献下载
摘要：本发明公开了一种Serdes动态阈值码流同步检测方法及系统，包括方法如下步骤：(1)采用移位寄存结构，产生K码采样检测数据；(2)根据K码采样数据数据结构，对m组数据进行检测；(3)动态阈值检测机制对K码同步状态和失锁状态判定。(4)K码同步数据输出。本发明结构简单易实现，通过动态阈值检测机制实现K码同步检测方法的电路在信道好的情况下能够快速锁定；在信道环境差的情况下，能够有效避免误锁定，具备抗干扰能力强等特点，满足电路设计需求。
一种 serdes 动态阈值同步检测方法系统

[发明专利]一种I、Q路DAC同步设计方法-CN202210137718.X在审
发明人：谷艳;陈雷;华璐;刘风华;王琰;刘亚鹏;行涛;谢应辉;王兆辉;乐立鹏;马城城;方新嘉;王伊卜 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2022-02-15 - 公布日： 2022-09-09 - 主分类号： H04L7/00 文献下载
摘要：本发明一种I、Q路DAC同步设计方法。在设计中，需要使用数字、模拟变换将多个电平的数字基带信号转换为模拟信号发送至IQ矢量调制器形成射频信号发送，需要保证IQ矢量相位，就需要I、Q两路的DAC同步工作，但是I路和Q路使用两个独立的MUXDAC，这样就需要一种方式将两个独立工作的DAC联系起来，并且能够判断出是否实现同步工作。本发明中采用两个DAC的输出时钟与数据的关联特性，将两个DAC的输出时钟进行比较，使用DAC输出时钟的2倍频的8相位时钟采样判断判断DAC工作是否同步，可以在设计实现上用较低频率实现高频数据的处理。
一种 dac 同步设计方法

[发明专利]一种芯片高速接口数据对齐的Layout实现方法-CN202210345599.7在审
发明人：王琰;王兆辉;行涛;谷艳;谢应辉;方新嘉;乐立鹏;马城城 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2022-03-31 - 公布日： 2022-07-22 - 主分类号： G06F30/396 文献下载
摘要：本发明公开了一种芯片高速接口数据对齐的Layout实现方法，对ASIC芯片多通道输出数据实现对齐，该方法通过获取高速接口相关网表中的时序器件，在物理布局前Fix相关时序器件，生成高速接口相关的时钟树，经时序路径分析后加入时钟补偿模块实现同步时钟树，以数据对齐调整模块对数据路径进行调整，用以实现芯片在高速多通道下接口输出数据对齐，对片外信号进行零偏差传输。采用本方法可减少高速接口数据的输出偏差，从而提高芯片的性能及稳定性。该方法可与通用设计EDA工具相结合，嵌入业界标准Layout版图设计流程。
一种芯片高速接口数据对齐 layout 实现方法

[发明专利]一种并行扰码器的生成方法-CN201911055536.2有效
发明人：魏星;乐立鹏;安印龙;谢应辉;陈战 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2019-10-31 - 公布日： 2022-06-28 - 主分类号： H04L27/26 文献下载
摘要：本发明属于电子通信技术领域，涉及一种并行扰码器的生成方法：(1)、根据n位反馈移位寄存器序列生成多项式，得到串行扰码生成器的每个寄存器输出表达式；(2)、以每个寄存器前一个时钟周期的输出作为输入矩阵每个寄存器当前时钟周期的输出作为输出矩阵构建所述串行扰码器矩阵形式；(3)、根据n位串行扰码器的矩阵形式，以前一个时钟周期并行扰码器输出的n位并行扰码为输入矩阵当前时钟周期并行扰码器输出的n位并行扰码得到并行扰码生成器矩阵形式；(4)、根据并行扰码器的矩阵形式，还原得到并行扰码器每个寄存器的输出表达式；(5)、采用硬件描述语言生成相应的逻辑得到并行扰码器代码。本发明计算量小。
一种并行扰码器生成方法

[发明专利]一种DDR2/3 PHY BIST数据通道测试向量生成方法-CN201911252691.3有效
发明人：马杰;乐立鹏;张建军;马城城;闫昕;刘亚鹏 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2019-12-09 - 公布日： 2022-05-13 - 主分类号： G01R31/3183 文献下载
摘要：本发明公开了一种DDR2/3 PHY BIST数据通道测试向量生成方法，包括如下步骤：(1)选择LFSR结构，利用低频率时钟驱动LFSR结构产生伪随机数；(2)交织选择LFSR结构中移位寄存器值作为测试数据；(3)对测试数据进行组合，构造出最终测试向量。本发明结构简单易实现，在满足测试需求的条件下减小了BIST运行频率，降低功耗。
一种 ddr2 phy bist 数据通道测试向量生成方法

[发明专利]一种DDR2/3 PHY BIST命令通道测试向量生成方法-CN201911252694.7有效
发明人：马杰;乐立鹏;张建军;马城城;闫昕;刘亚鹏 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2019-12-09 - 公布日： 2022-05-13 - 主分类号： G01R31/3183 文献下载
摘要：本发明公开了一种DDR2/3 PHY BIST命令通道测试向量生成方法，包括如下步骤：(1)选择LFSR结构，利用低频率时钟驱动LFSR结构产生伪随机数；(2)选择LFSR结构中移位寄存器值作为测试数据；(3)对测试数据进行编码，构造出最终测试向量。本发明结构简单易实现，生成的测试向量能够充分检验信道抗串扰和驱动能力，并且在满足测试需求的条件下减小了BIST运行频率，降低功耗。
一种 ddr2 phy bist 命令通道测试向量生成方法

[发明专利]一种直扩应答机基带处理器片上功能自检测方法及系统-CN201711267258.8有效
发明人：李梦良;魏星;谢应辉;乐立鹏 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2017-12-05 - 公布日： 2021-06-08 - 主分类号： H04B17/20 文献下载
摘要：一种直扩应答机基带处理器片上功能自检测方法及系统：初始化芯片中应答机基带处理部分；产生信息序列；将信息比特与P路伪随机序列进行扩频调制；对扩频后的P路比特序列进行BPSK调制；将P路BPSK信号合路，得到的测试激励送应答机基带处理部分；将应答机基带处理部分解调出的P路二进制信息比特分别送P个测试输出管脚输出。本发明利用芯片内嵌电路来产生被测电路的输入激励和控制信号，输出监测信号判读简单，解决了直扩应答机基带处理器在封装后功能检测成本高、效率低、对测试人员能力要求高的问题，在不需要其他复杂测试设备和器件的情况下，可以快速完成对芯片功能的正确性检测。
一种应答基带处理器功能检测方法系统

[发明专利]一种MTD滤波器中高效FFT实现方法-CN201711363764.7有效
发明人：张建军;乐立鹏;安印龙;闫昕;马杰 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2017-12-18 - 公布日： 2021-06-08 - 主分类号： G06F17/14 文献下载
摘要：一种MTD滤波器中高效FFT实现方法，涉及雷达数字信号处理领域；包括如下步骤：步骤(一)、采用FFT运算器对接收的数据进行FFT运算，将运算后的数据输出至片内存储管理单元；步骤(二)、片内存储管理单元按照计数器跳变产生的访问片外存储器的地址序列，将运算后的数据写入片外存储器；步骤(三)、片内存储管理单元根据需要写入回读数据的形式，按照计数器跳变产生的访问片外存储器的地址序列，或按照计数器跳变产生的访问片外存储器的地址序列倒位序功排列后的地址序列，从片外存储器回读数据并发送至FFT运算器。本发明节省了8×2Mb容量的片内SRAM存储器，极大降低了芯片设计规模和功耗，提高了芯片可靠性。
一种 mtd 滤波器高效 fft 实现方法

[发明专利]一种动态配置通道的总线互联系统-CN202011459829.X在审
发明人：方新嘉;陈雷;乐立鹏;安印龙;刘亚鹏;魏星;王佩 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2020-12-11 - 公布日： 2021-04-02 - 主分类号： G06F13/12 文献下载
摘要：本发明涉及一种动态配置通道的总线互联系统，属于总线互联结构设计领域；包括输入多路模块IN MUX、输出多路模块OUT MUX、0‑m号通道模块Channel和通道控制器Channel CTRL；本发明与现有互联总线相比，可以根据需要传输的数据量动态的开启或关闭合适数据通道数目，可以实现兼顾高吞吐率和低功耗的优点。
一种动态配置通道总线联系

[发明专利]一种FFT芯片的优化方法-CN202011488037.5在审
发明人：刘亚鹏;乐立鹏;安印龙;谷艳;方新嘉;楚晓梅 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2020-12-16 - 公布日： 2021-04-02 - 主分类号： G06F30/337 文献下载
摘要：本发明涉及一种FFT芯片的优化方法，属于FFT芯片设计领域；步骤一、将2048点的FFT芯片分解成6级运算；每级运算都用到旋转因子步骤二、将旋转因子用三角函数表示为步骤三、将旋转因子三角函数中的角度元素用x表示，即步骤四、计算出x范围为0°‑45°时，cosx和‑sinx的全部值，通过计算旋转因子的全部值，将其存储在FFT芯片中的ROM中，即完成FFT芯片的优化；本发明通过改变FFT计算中的一个常量系数，即旋转因子的产生与存储，从而减少ROM中存储的数据，来提高器件的效率和减少占用的资源。
一种 fft 芯片优化方法

[发明专利]一种基于SDRAM芯片的矩阵转置方法-CN201711220592.8有效
发明人：郭晨光;刘风华;行涛;张建军;闫昕;王琰;乐立鹏;安印龙;马城城 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2017-11-29 - 公布日： 2021-01-08 - 主分类号： G11C11/408 文献下载
摘要：本发明公开了一种基于SDRAM芯片的矩阵转置方法，提出了符合SDRAM芯片器件特性的读地址、写地址生成方法。对于采用SDRAM芯片作为大容量存储器件的矩阵转置应用来说，本发明原理简单，易于实现，数据连续输入输出时可以做到无缝对接，且无需进行刷新操作，转置效率可以达到100％。
一种基于 sdram 芯片矩阵方法

1
2
下一页»
尾页
共 19 条