“胜达克半导体科技（上海）有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果34个，建议您升级VIP下载更多相关专利

[发明专利]一种半导体开路测试机-CN202211427293.2在审
发明人：魏津;张经祥;胡雪原 -专利权人： 胜达克半导体科技（上海）有限公司
申请日： 2022-11-15 - 公布日： 2023-03-17 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种半导体开路测试机，本发明通过设置两个多路复用器，一个多路复用器的复用端连接参数测量单元通道的Force信号，另一个多路复用器的复用端连接参数测量单元通道的Sense信号，两个多路复用器的多路端按照顺序一一连接后共同连接至对应的测试通道，两个多路复用器可以独立控制，亦可实现配对使用。当独立控制时，两个多路复用器可以各自选通不同的测试通道，当配对使用时，两个多路复用器会同时选通同一个测试通道，相当于被选通的测试通道就近短接Force和Sense，可以实现远端SENSE，可以抵消线缆及线路压降造成的误差，实现更精准的电压输出和电压测量。在测试通道资源比较充裕，且对于测量电压精度要求比较高的情况下，可提高测试机性能。
一种半导体开路测试

[发明专利]一种应用于相位调整电路的误差补偿计算方法-CN202110109098.4有效
发明人：魏津;张经祥;杜宇 -专利权人： 胜达克半导体科技（上海）有限公司
申请日： 2021-01-27 - 公布日： 2023-02-28 - 主分类号： G01R31/28 文献下载
摘要：本发明涉及半导体测试技术领域，具体地说是一种应用于相位调整电路的误差补偿计算方法。具体流程如下：S1：FPGA初始化；S2：FPGA自检，若显示正常，则继续步骤S3；若自检显示有误，则系统上报错误；S3：读取FPGA使用时间的长度；S4：计算电路漂移系数K=（1＋αt）*(1‑βt)*(1‑γ)；S5：根据电路漂移系数，计算相位补偿值T=RC*Ln[UVG1/(UVG1‑UC)]*K=RC*Ln[UVG1/(UVG1‑UC)]*（1＋αt）*(1‑βt)*(1‑γ)；S6：计算出需要输出给相位调整电路的比较器的电压值；S7：将输出的电压值给相位调整电路的数模转换器；S8：相位调整电路补偿配置完成。同现有技术相比，采用实测对相位偏移误差和时间建模，从而预测相位调整电路随时间产生误差，低成本方便的实现对使用时间造成的误差进行补偿。
一种应用于相位调整电路误差补偿计算方法

[发明专利]测试机AC校准方法及系统-CN202211310328.4在审
发明人：魏津;张经祥;燕南;胡雪原 -专利权人： 胜达克半导体科技（上海）有限公司
申请日： 2022-10-25 - 公布日： 2022-12-20 - 主分类号： G01R35/00 文献下载
摘要：本发明公开一种测试机AC校准方法，包括通过布线将多个测试通道汇聚一节点；以一测试通道为待校准测试通道，将其工作于驱动模式，其余测试通道工作于接收模式；在工作于驱动模式的测试通道上加载驱动信号，由工作于接收模式的测试通道捕获驱动信号；将工作于接收模式的测试通道预设为不同的捕获电压；基于驱动信号电压与捕获电压得到多个捕获时间；将捕获电压与捕获时间的组合代入等效电路的数学公式，得到时间常数与时间校准量的方程式；将多个关于时间常数与时间校准量的方程式进行拟合求解，得到待校准测试通道的时间校准量。本发明克服了多个测试通道汇聚于同一节点带来的线路阻抗突变、驱动波形变形严重以及信号时间无法精确校准的问题。
测试 ac 校准方法系统

[发明专利]一种用于晶圆测试的晶粒加权补偿计算方法-CN202110025085.9有效
发明人：魏津;张经祥;杜宇 -专利权人： 胜达克半导体科技（上海）有限公司
申请日： 2021-01-08 - 公布日： 2021-12-21 - 主分类号： G01R31/28 文献下载
摘要：本发明涉及半导体测试技术领域，具体地说是一种用于晶圆测试的晶粒加权补偿计算方法。具体流程如下：S1：通过PMU初测方法，找出晶圆上有代表性的某个晶粒的补偿值；S2：找出补偿值后，使用“过‑不过”测试方法对剩下的晶粒做快速测试；S3：如果S2中的“过‑不过”测试方法的结果使得大部分晶粒不通过，则回到S1初测方法，重新修正加权系数和补偿值；如果S2中的“过‑不过”测试方法的结果使得大部分晶粒通过，则确定该加权系数和补偿值；S4：对于S3中的剩下小部分不通过的晶粒，采用传统的PMU验证方法来进行测试。同现有技术相比，采用预设经验值和加权实际测试结果反馈系数的迭代算法，解决了测试时间的问题，快速找出每颗晶圆对应的补偿数值。
一种用于测试晶粒加权补偿计算方法

[实用新型]一种集成电路测试机内高压数字通道自检模块的诊断电路-CN202121144435.5有效
发明人：魏津;张经祥;吴艳平 -专利权人： 胜达克半导体科技（上海）有限公司
申请日： 2021-05-26 - 公布日： 2021-11-30 - 主分类号： G01R31/28 文献下载
摘要：本实用新型涉及测量电变量技术领域，具体地说是一种集成电路测试机内高压数字通道自检模块的诊断电路。一种集成电路测试机内高压数字通道自检模块的诊断电路，所述的高压通道自检模块包括DPS_F0端口至DPS_F3端口、DPS_S0端口至DPS_S3端口、DPS_R0端口至DPS_R3端口、DPS_RS0端口至DPS_RS3端口、PMU_F0端口至PMU_F3端口、PMU_S0端口至PMU_S3端口、PMU_R0端口至PMU_R3端口、PMU_RS0端口至PMU_RS3端口，HV0端口至HV3端口。同现有技术相比，提供一种集成电路测试机内高压数字通道自检模块的诊断电路，完成了普通的集成电路测试机内也能实现高压测试通道的自检的功能，增加了载具板的测试性能，大大降低了测试时间及测试成本。
一种集成电路测试高压数字通道自检模块诊断电路

[发明专利]一种用于芯片测试机的自动校准方法及其应用-CN202011217240.9有效
发明人：张经祥;魏津;蒋子凡 -专利权人： 胜达克半导体科技（上海）有限公司
申请日： 2020-11-04 - 公布日： 2021-08-06 - 主分类号： G01R35/00 文献下载
摘要：本发明公开了一种用于芯片测试机的自动校准方法及其应用，包括以下步骤：获取芯片测试机的校准数据并根据校准数据绘制散点图；分别计算散点图中相邻的每两点的斜率(斜率数据)；将散点图中散点按照横坐标或纵坐标分为K1和K2两部分；分别针对K1和K2，分别计算第一个斜率数据、前2个斜率数据……所有斜率数据的标准差得到K1和K2的标准差数据组；分别筛选两标准差数据组中的标准差最大值，以该标准差最大值对应的点作为分段点将所有散点分为三段，分别进行曲线拟合得到拟合曲线。本发明的方法，采用斜率标准差法选取分段点，为芯片测试机测试数据的校准提供了一种标准化且可全自动完成的操作标准，极具应用前景。
一种用于芯片测试自动校准方法及其应用

[实用新型]一种平衡风道结构-CN202021472953.5有效
发明人：张经祥;魏津;徐润生 -专利权人： 胜达克半导体科技（上海）有限公司
申请日： 2020-07-23 - 公布日： 2021-07-23 - 主分类号： H05K7/20 文献下载
摘要：本实用新型公开了一种平衡风道结构，包括纵向挡板和横向挡板；纵向挡板布置方向与板卡插槽平行，其完全覆盖板卡插槽且其上开有均匀分布的通孔结构，通孔结构的总面积占板卡插槽面积的50～70％；横向挡板垂直与纵向挡板，其布置在板卡布置槽的开口侧且完全覆盖板卡布置槽的空置位置。本实用新型的平衡风道结构，能够较为真实的模拟板卡插槽插入板卡的风路特性，在板卡布置槽空置位置布置该平衡风道结构能够保证板卡布置槽整体风道的平衡，保证板卡布置槽各处板卡的散热效果；结构简单，成本低廉，能够很好的平衡风道，极具应用前景。
一种平衡风道结构

[实用新型]一种芯片测试机的远程监控和维护系统-CN202022826594.5有效
发明人：张经祥;魏津;杜宇 -专利权人： 胜达克半导体科技（上海）有限公司
申请日： 2020-11-30 - 公布日： 2021-07-20 - 主分类号： G01R31/28 文献下载
摘要：本实用新型公开了一种芯片测试机的远程监控和维护系统，包括FPGA自检系统、通讯模块及远程监控服务器；FPGA自检系统与芯片测试机主控FPGA通讯连接且通过通讯模块与远程监控服务器连接；FPGA自检系统获取芯片测试机主控FPGA输出的芯片测试机运行数据信号后通过通讯模块发送至远程监控服务器，远程运维人员通过远程监控服务器即可获知芯片测试机当前运行状态，如有需要其可通过远程监控服务器、通讯模块、FPGA自检系统向芯片测试机主控FPGA发送处理指令，完成对芯片测试机的远程维护。本实用新型的系统，整体结构简单，成本低廉，实现对芯片测试机的远程监控和维护，大大降低了人力成本，极具应用前景。
一种芯片测试远程监控维护系统

[发明专利]一种芯片自动测试机内测试通道信号传输时间的校准方法-CN202110283521.2在审
发明人：魏津;张经祥;吴艳平 -专利权人： 胜达克半导体科技（上海）有限公司
申请日： 2021-03-17 - 公布日： 2021-07-02 - 主分类号： G01R31/3183 文献下载
摘要：本发明涉及半导体技术领域，具体的说是一种芯片自动测试机内测试通道信号传输时间的校准方法。一种芯片自动测试机内测试通道信号传输时间的校准方法，包括自动测试机、AC‑cal载具板、Odd‑Even载具板。同现有技术相比，提供一种芯片自动测试机内测试通道信号传输时间的校准方法，利用自动测试机上的现有条件对其通道进行自校准，以提高自动测试机工作的精准度。
一种芯片自动测试通道信号传输时间校准方法

[实用新型]一种高精度芯片测试时间成本分析系统-CN202022657165.X有效
发明人：张经祥;魏津;杜宇 -专利权人： 胜达克半导体科技（上海）有限公司
申请日： 2020-11-17 - 公布日： 2021-07-02 - 主分类号： G01R31/28 文献下载
摘要：本实用新型公开了一种高精度芯片测试时间成本分析系统，包括FPGA计时模块；FPGA计时模块分别与集成电路自动测试机和待测试模块连接；FPGA计时模块通过数据传输模块与上位机实现数据通讯。本实用新型的高精度芯片测试时间成本分析系统，采用硬件计时的方式即设置FPGA计时模块实现对芯片测试时间的高精度计时，测试精度可以达到10‑8秒，远远优于同类传统ATE测试机的计时精度；硬件计时这一方式避免了上位机性能差异对计算测试所用时间的影响；整体结构较为简单，能够方便地对现有的装置进行改造，极具应用前景。
一种高精度芯片测试时间成本分析系统

[发明专利]一种应用于自动测试机SOC芯片并行测试切换方法-CN202110109687.2在审
发明人：魏津;张经祥;徐润生 -专利权人： 胜达克半导体科技（上海）有限公司
申请日： 2021-01-27 - 公布日： 2021-06-08 - 主分类号： G01R31/28 文献下载
摘要：本发明涉及半导体测试技术领域，具体地说是一种应用于自动测试机SOC芯片并行测试切换方法。具体流程如下：S1：在测试载具板上的数据接口及MCU端连接一组数字测试通道A，在测试载具板上的以太网接口端连接一组数字测试通道B，数字测试通道B上连接时钟域切换电路；S2：设置系统时钟周期为250MHz；设置模拟时钟周期为240 MHz；S3：测试时，利用数字测试通道组A对被测SOC芯片完成微处理器MCU的功能测试；利用数字测试通道组B对被测SOC芯片完成以太网内核的功能测试；S4：测试完成后，判断是否通过，是则被测SOC芯片认定合格；否则被测SOC芯片认定不合格。同现有技术相比，通过时钟域切换电路切换到模拟时钟域，可以让两个端口在不同频率下同时启动逻辑测试。
一种应用于自动测试 soc 芯片并行切换方法

[发明专利]一种针对自动测试机的异步频谱泄漏的抑制方法-CN202110025102.9在审
发明人：魏津;张经祥;吴艳平 -专利权人： 胜达克半导体科技（上海）有限公司
申请日： 2021-01-08 - 公布日： 2021-06-01 - 主分类号： G01M3/20 文献下载
摘要：本发明涉及半导体测试技术领域，具体地说是一种针对自动测试机的异步频谱泄漏的抑制方法。一种针对自动测试机的异步频谱泄漏的抑制方法，具体解决方法如下：S1：启动被测芯片的测试工作；S2：启动自动测试机的采样模块进行数据采样，采样数据长度为16384点；S3：根据采样数据长度为16384点，记录计算长度为16384，并添加汉宁窗函数计算得出采样点加权系数；S4：将计算得出的采样点加权系数应用在时域采样数据的公式中；S5：得出各项数据后，进行傅里叶变换，得出SNR及THD的数据。同现有技术相比，在自动测试机采样模块进行采样时增加汉宁窗函数，并进行傅里叶转换，能够针对非周期性信号的频谱泄漏有抑制作用，有利于分析信号的频率特性。
一种针对自动测试异步频谱泄漏抑制方法

[发明专利]一种基于可编程电源的数字货币处理器芯片的测量方法-CN202110053240.8在审
发明人：魏津;张经祥;徐润生 -专利权人： 胜达克半导体科技（上海）有限公司
申请日： 2021-01-15 - 公布日： 2021-06-01 - 主分类号： G01R31/3177 文献下载
摘要：本发明涉及半导体测试技术领域，具体地说是一种基于可编程电源的数字货币处理器芯片的测量方法。具体测试方法如下：S1：测试载具板连接可编程电源；S2：在可编程电源内设置主控电源通道及从属电源通道；S3：当进行数字货币处理器芯片工作模式测试时，自动开启主控电源通道及从属电源通道；S4：读取Imaster工作，得出消耗总电流Imeasure工作=Imaster工作*N；S5：当进行数字货币处理器芯片低功耗模式测试时，测出静态电流Imeasure静态=Imaster静态。同现有技术相比，在现有的逻辑类自动测试机的测试载具板上连接可编程电源，并将可编程电源配置成一路主控电源通道及若干路从属电源通道的并联连接形式，可根据被测芯片的需求，灵活配置通道数。
一种基于可编程电源数字货币处理器芯片测量方法

[发明专利]一种基于测试载具板的蓄能电容失效检测方法-CN202110053239.5在审
发明人：魏津;张经祥;胡雪原 -专利权人： 胜达克半导体科技（上海）有限公司
申请日： 2021-01-15 - 公布日： 2021-05-28 - 主分类号： G01R27/26 文献下载
摘要：本发明涉及半导体测试技术领域，具体地说是一种基于测试载具板的蓄能电容失效检测方法。具体测试方法如下：S1：测试载具板与DPS测试电路连接；S2：将测试载具板处于空载状态下；S3：测试载具板开始运行；S4：预估出蓄能电容的目标电容值C；S5：读取恒定输出电压Vdut及钳制电流Iclamp；S6：计算测试时间t；S7：设置DPS测试电路的工作参数；S8：触发DPS测试电路的ForceV模式；S9：计算出实测蓄能电容的电容值C实测；S10：根据蓄能电容的电容值C实测的数据，判断出蓄能电容的失效情况。同现有技术相比，利用自动测试机的现有功能就实现载具电路板上蓄能电容失效的检测，精准得知载具电路板上蓄能电容的失效情况，并及时处理，确保集成电路芯片测试精准度。
一种基于测试载具板蓄能电容失效检测方法

[发明专利]一种基于FPGA在数字测试通道上实现定制模块的方法-CN202110053251.6在审
发明人：魏津;张经祥;胡雪原 -专利权人： 胜达克半导体科技（上海）有限公司
申请日： 2021-01-15 - 公布日： 2021-05-28 - 主分类号： G01R31/317 文献下载
摘要：本发明涉及半导体测试技术领域，具体地说是一种基于FPGA在数字测试通道上实现定制模块的方法。具体测试方法如下：S1：根据通用模块的资源用量，为每个数字通道的定制模块规划资源数量；S2：设计定制模块；S3：将通用模块及定制模块与主控模块连接；S4：当用户需要定制功能时，开发定制功能模块；S5：确定定制功能模块后，定制模块内的其他资源数量用若干冗余模块填补；S6：实际测试中，当需要通用模块测试时，模式切换寄存器切换到0选择通用模式；当需要定制模块测试时，模式切换寄存器切换到1选择定制模式。同现有技术相比，在自动测试机上扩展出可定制化的测试通道功能，其控制逻辑通过现场可编程逻辑芯片FPGA来实现，增加了测试通道的测试功能。
一种基于 fpga 数字测试通道实现定制模块方法

1
2
3
下一页»
尾页
共 34 条