“杨万渝”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果19个，建议您升级VIP下载更多相关专利

[发明专利]一种高精度计数方法及系统-CN202310793140.8在审
发明人：邓可为;戴志坚;杨万渝 -专利权人：电子科技大学
申请日： 2023-06-30 - 公布日： 2023-09-22 - 主分类号： H03K23/40 文献下载
摘要：本发明涉及一种高精度计数方法，包括以下步骤：S1：将初始低频时钟信号按照预期采样间隔进行多级延迟采样得到同频率不同相位的低频时钟信号；S2：以初始低频时钟信号与同频率不同相位的低频时钟信号作为基准对被测信号进行异步计数。一种高精度计数系统，包括彼此电连接的延迟模块与计数模块；所述延迟模块对初始低频时钟信号进行多级以预期采样间隔为标准的延迟操作，得到同频率不同相位的低频时钟信号；所述计数模块以初始低频时钟信号与同频率不同相位的低频时钟信号作为基准对被测信号进行异步计数。本发明采用等效采样的思想，通过多级延迟，利用多组相同频率不同相位的低频低抖动时钟分时对单一被测信号进行采样，通过对计数时钟的相位延迟提高等效采样率。
一种高精度计数方法系统

[发明专利]一种基于眼图的高速信号频率测试方法-CN202210656977.3有效
发明人：戴志坚;杨万渝;王飞;薛淑恒 -专利权人：电子科技大学（深圳）高等研究院
申请日： 2022-06-10 - 公布日： 2023-06-13 - 主分类号： H04B17/30 文献下载
摘要：本发明涉及一种基于眼图的高速信号频率测试方法，包括以下步骤：S1：采集待测的高速传输信号，对待测的高速传输信号进行预处理得到预处理结果；S2：通过对预处理结果进行眼图扫描得到眼图参数；S3：通过眼图参数判断待测的高速传输信号的传输频率。本发明在不借助频率测试仪器的前提下对高速传输信号的传输频率进行测试。
一种基于高速信号频率测试方法

[发明专利]一种时钟抖动产生装置-CN201911310613.4有效
发明人： 杨万渝;梁超;邓清文;戴志坚 -专利权人：电子科技大学
申请日： 2019-12-18 - 公布日： 2023-05-30 - 主分类号： H03L7/06 文献下载
摘要：本发明公开了一种时钟抖动产生装置，由可控抖动注入电路产生幅度抖动门限信号，与被加抖的正弦时钟信号一并进入比较器，生成波形边沿抖动的方波，并作为高速传输系统数据发送端的时钟，从而实现对高速传输系统误码率的检测。本发明输出方波的边沿位置会随着门限信号幅度抖动变化而变化，这样通过控制门限信号的抖动幅度，来控制比较器输出方波的边沿抖动，完成时钟注入抖动。此外，本发明采用将幅度抖动转换为时序抖动的思路，具有电路结构简单的特点。
一种时钟抖动产生装置

[发明专利]一种基于ATE的SIP芯片内部互连测试方法-CN202211160853.2在审
发明人：戴志坚;杨万渝;李荣杰 -专利权人：电子科技大学（深圳）高等研究院
申请日： 2022-09-22 - 公布日： 2022-12-09 - 主分类号： G01R31/28 文献下载
摘要：本发明提出一种基于ATE的SIP芯片内部互连测试方法，所述测试方法包括如下步骤：步骤S1、SVF编写互连测试程序；步骤S2、将编写好的SVF程序解析成模式捕获格式文件；步骤S3、将模式捕获格式文件中符合JTAG总线时序的向量进行处理；步骤S4、将获得的测试时序移植到ATE测试系统中，根据SIP芯片中互联模型的具体形式进行互连测试。本发明可以针对SIP芯片与ATE系统之间的不同互连模型，高效快捷地生成JTAG总线测试时序，提升测试效率。
一种基于 ate sip 芯片内部互连测试方法

[实用新型]一种新型的通用模块机箱-CN202221465434.5有效
发明人：戴志坚;杨万渝;程宁;何海涛 -专利权人：电子科技大学（深圳）高等研究院
申请日： 2022-06-13 - 公布日： 2022-11-18 - 主分类号： G06F1/18 文献下载
摘要：本实用新型公开了一种新型的通用模块机箱，包括安装板、前端上横梁、前端下横梁、模块滑槽、后端上横梁、后端下横梁、上支撑板和下支撑板，所述安装板有两块，两块安装板相对竖直设置，在两块安装板之间分别可拆卸式安装一对前端上横梁、一对前端下横梁、一对后端上横梁和一对后端下横梁，前端上横梁与前端下横梁相对设置，后端上横梁与后端下横梁相对设置，在前端上横梁和前端下横梁上对应可拆卸式安装有模块滑槽，在后端上横梁上可拆卸式安装上支撑板，在后端下横梁上可拆卸式安装下支撑板。本实用新型结构简单，设计合理，安装拆卸方便，能极大的满足测试需求。
一种新型通用模块机箱

[发明专利]一种高速采样速率下的毛刺检测方法及系统-CN202110996836.1在审
发明人：戴志坚;杨万渝;武建 -专利权人：电子科技大学（深圳）高等研究院
申请日： 2021-08-27 - 公布日： 2021-12-03 - 主分类号： G01N21/88 文献下载
摘要：本发明公开了一种高速采样速率下的毛刺检测方法，包括以下步骤：S1：采集待识别数据；S2：对待识别数据进行处理得到正常采样数据；S3：对待识别数据进行毛刺识别获得正常采样数据的毛刺位置。本发明还公开了实现一种高速采样速率下的毛刺检测方法的一种高速采样速率下的毛刺检测系统，包括采集单元以及毛刺识别单元，所述采集单元采集待识别数据并对待识别数据进行处理得到正常采样数据；所述毛刺识别单元对待识别数据进行毛刺识别获得正常采样数据的毛刺位置。本发明可实现高速采样速率下准确的毛刺检测。
一种高速采样速率毛刺检测方法系统

[发明专利]一种高速状态分析方法及系统-CN202110871844.3在审
发明人：戴志坚;杨万渝;武建 -专利权人：四川芯测电子技术有限公司
申请日： 2021-07-30 - 公布日： 2021-11-12 - 主分类号： G01R31/317 文献下载
摘要：本发明公开了一种高速状态分析方法及系统，系统包括采集单元、调节单元、时钟沿识别单元、压缩单元和存储单元；所述调节单元连接采集单元和时钟沿识别单元，压缩单元连接时钟沿识别单元和存储单元；时钟通道和数据通道进入采集单元实现50GSPS采样率的采样，再调节单元调节保持时间和建立时间，之后对时钟上升沿位置识别，将其作为数据有效的标志位，并将其适当压缩后存入存储单元。本发明通过对数据通道/时钟通道交替采样，利用25GSPS的高速收发口实现了50GSPS的采样率，在分析速率变快的同时，还能准确获取时钟沿位置的数据；即便在高频率的时钟频率下，也能够正常工作；同时，还能实现建立时间和保持时间的微小调节。
一种高速状态分析方法系统

[发明专利]基于延时的数字测试码型生成方法-CN202110873222.4在审
发明人：戴志坚;杨万渝;惠佳成 -专利权人：四川芯测电子技术有限公司
申请日： 2021-07-30 - 公布日： 2021-11-12 - 主分类号： G01R31/3183 文献下载
摘要：本发明公开了基于延时的数字测试码型生成方法，包括以下步骤：一：测试向量抽象，将原始信号A的测试波形进行向量抽象，获得具有若干个周期波形原始信号A；二：测试码型合成，对原始信号A进行延迟处理，分别获得第一延迟信号B和第二延迟信号C，并对第一延迟信号B和第二延迟信号C进行逻辑处理生成脉冲信号D。本发明能满足数字IC的工作频率要求，同时可以提高在数字IC支持的范围内测试码型的生成速度，节约了测试时间，可产生最高200Mbps，边沿定位分辨率最高39ps的数字测试码型，为精确控制发送的测试向量提供了保证，有利于更为合理地指定测试方案、编写测试向量。
基于延时数字测试生成方法

[发明专利]用于示波器校准仪探头的高精度阻抗测量系统-CN201811581424.6有效
发明人： 杨万渝;戴志坚;韩熙利;黄俊 -专利权人：电子科技大学
申请日： 2018-12-24 - 公布日： 2021-03-30 - 主分类号： G01R27/02 文献下载
摘要：本发明公开了一种用于示波器校准仪探头的高精度阻抗测量系统，首先采用检波器得到标准电阻器两端信号的检波值，并由ADC模块采集得到对应的有效值，然后由比较器将标准电阻器两端信号进行过零比较转换为方波，然后经过两个延时模块再输入FPGA，通过调整延时令将两个信号同步输入FPGA，从而测量得到相位差时间，进而计算得到待测探头的阻抗。本发明利用延时不改变输出信号波形特征的特点实现高精度相位测量，可以有效地提高测试相位差时间的分辨率，从而提高探头阻抗测量的精度。
用于示波器校准探头高精度阻抗测量系统

[发明专利]一种用于集成电路测试系统中DUT的供电电源装置-CN201910451098.5有效
发明人： 杨万渝;黄俊;戴志坚 -专利权人：电子科技大学
申请日： 2019-05-28 - 公布日： 2021-03-30 - 主分类号： G05F1/56 文献下载
摘要：本发明公开了一种用于集成电路测试系统中DUT的供电电源装置，PC上位机根据集成电路测试系统的需要设置系统的预置输出值，并发送给控制器MCU，控制器MCU根据系统的预置输出值控制斩波电路为功率放大器输出相应的电压值，从而控制集成电路测试系统运行；当控制集成电路测试系统运行时，电压/电流采样电路采集电压、电流值，并反馈给控制器MCU，控制器MCU通过内置的反馈控制算法对预置输出值和采样值的偏差值进行处理，进而通过偏差值控制BUCK/BOOST斩波电路的输出电压，从而实现对输出电源精度的控制调节，降低功率放大器的功率耗散，提高功率放大器负载驱动能力。
一种用于集成电路测试系统 dut 供电电源装置

[发明专利]数字集成电路测试系统中采集通道同步性检测方法-CN201811581423.1有效
发明人： 杨万渝;戴志坚;韩熙利;尹坤;邓可为 -专利权人：电子科技大学
申请日： 2018-12-24 - 公布日： 2020-10-16 - 主分类号： G01R35/00 文献下载
摘要：本发明公开了一种数字集成电路测试系统中采集通道同步性检测方法，根据需要选择一个通道作为基准通道，其余作为待检测通道，将数字集成电路测试系统的工作时钟降频后作为校准信号，将校准信号进行延时后发送到基准通道和待检测通道，且延时按照预设调整步长增加，将工作时钟进行倍频作为采样时钟，对基准通道和第n个待检测通道的采集信号进行采样，根据延时增加过程中基准通道和待检测通道所得到的采样信号进行判断，从而确定待检测通道相对于基准通道的延时。本发明能够检测小于采样周期的通道延时，测量精度由延时精度决定，可以大大降低对采样时钟频率的要求，降低整个方法的实现复杂度。
数字集成电路测试系统采集通道同步检测方法

[发明专利]基于校准的多通道逻辑分析仪同步触发电路-CN201610451803.8有效
发明人：戴志坚;杨万渝;严浩;褚力 -专利权人：电子科技大学
申请日： 2016-06-21 - 公布日： 2018-11-09 - 主分类号： H03K19/20 文献下载
摘要：本发明公开了一种基于校准的多通道逻辑分析仪触发同步电路，由若干个N通道1位多级序列触发电路构建，N表示逻辑分析仪通道数，每个N通道1位多级序列触发电路配置一个触发字转换模块，触发字转换模块获取N位触发字和N通道同步偏差序列，生成各个N通道1位多级序列触发电路的序列触发字，以控制N通道1位多级序列触发电路的触发。本发明根据同步偏差得到各个通道的序列触发字，按照顺序进行触发，可以修正通道同步偏差的影响，提高触发电路的识别效率，进而提高数据触发采集的准确性。
基于校准通道逻辑分析同步触发电路

[发明专利]具有同步信号自校准功能的多通道逻辑分析仪-CN201610455295.0有效
发明人：韩熙利;杨万渝;严浩;彭雪娇 -专利权人：电子科技大学
申请日： 2016-06-21 - 公布日： 2018-08-07 - 主分类号： G01R31/3177 文献下载
摘要：本发明公开了一种具有同步信号自校准功能的多通道逻辑分析仪，在多通道逻辑分析仪中增加了校准信号产生模块、通路选择模块、边沿检测模块和偏差计算模块，其中校准信号产生模块用于产生校准信号，校准信号在一次采集的校准数据存储过程中仅出现一次信号沿的跳变；通路选择模块用于进行校准模式和正常采集模式间切换；边沿检测模块对每个通道校准信号的采集数据进行边沿检测，检测得到该通道存储数据中跳变沿所在采样点在存储数据中的序号；偏差计算模块根据跳变沿采样点序号计算各个通道相对于参考通道的同步偏差值，发送给上位机用于对实际采集数据进行同步。采用本发明可以准确检测各通道间的相对同步偏差并进行修正，实现多通道间的精确同步。
具有同步信号校准功能通道逻辑分析

[发明专利]一种逻辑分析仪中实现毛刺检测的方法-CN201510557254.8有效
发明人：戴志坚;杨万渝;韩熙利;徐伟亮;严浩;褚力 -专利权人：电子科技大学
申请日： 2015-09-02 - 公布日： 2018-02-02 - 主分类号： G01R31/3177 文献下载
摘要：本发明公开了一种在逻辑分析仪中实现毛刺检测的方法，通过对8倍抽点采样存储前的高采样原始数据进行异或运算来实现跳变沿检测，然后，将两个1之间0的个数等于小于6的情形，认为是毛刺，并根据这两个1对应32位采样数据所在段，将位宽为4位的毛刺数据对应位置1。这样对被测信号经过采样和两次串并转换得到的每个32位采样数据(原始数据)即8倍抽点采样存储前的高采样原始数据进行处理，实现了连续毛刺信号以及边沿毛刺信号的检测，并在数据显示过程中准确对毛刺进行标记。同时，对于500MSa/s定时分析速率来讲，2ns以下宽度的窄脉冲就认为是毛刺，并且最小可以实现250ps宽度毛刺的检测。
一种逻辑分析实现毛刺检测方法

[发明专利]一种多通道深存储逻辑分析仪显示刷新率的提高方法-CN201510506094.4有效
发明人：韩熙利;赵贻玖;杨万渝;翟新元;徐伟亮;彭雪娇 -专利权人：电子科技大学
申请日： 2015-08-18 - 公布日： 2018-02-02 - 主分类号： G06F3/14 文献下载
摘要：本发明公开了一种多通道深存储逻辑分析仪显示刷新率的提高方法，针对传输和数据采集的瓶颈，通过选取用户感兴趣(需要)的总线以及相应的通道，读取硬件采集卡存储器中这些通道位于显示区域的数据；即只读取硬件存储器中部分数据，这样降低了数据传输量，减小了数据传输所需要的时间。此外，根据分段满标志启动数据读取，这样不必总是等待硬件存储器给出满标志才开始读取数据，降低了数据采集所需要的时间。
一种通道存储逻辑分析显示刷新率提高方法

1
2
下一页»
尾页
共 19 条