[发明专利]半导体存储器、刷新方法、控制方法和电子设备在审
| 申请号： | 202210369899.9 | 申请日： | 2022-04-08 |
| 公开（公告）号： | CN116935915A | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 卢欢 | 申请（专利权）人： | 长鑫存储技术有限公司 |
| 主分类号： | G11C11/402 | 分类号： | G11C11/402;G11C11/406;G11C11/409 |
| 代理公司： | 北京派特恩知识产权代理有限公司 11270 | 代理人： | 陈万青;蒋雅洁 |
| 地址： | 230601 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本公开实施例提供了一种半导体存储器、刷新方法、控制方法和电子设备，该半导体存储器包括主存储区域和标记存储区域，主存储区域中设置多个存储组，标记存储区域中设置多个标志位；其中，每一存储组与一个标志位具有对应关系，且标志位至少用于指示存储组中至少一个存储单元是否具有特定状态，特定状态包括被占用。这样，由于半导体存储器中新增了标记存储区域，通过标志位指示相应的存储组中是否存在被占用的存储单元，能够为半导体存储器的控制过程提供更多的信息，提高半导体存储器的控制效率，降低功耗。 | ||
| 搜索关键词： | 半导体 存储器 刷新 方法 控制 电子设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司，未经长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210369899.9/，转载请声明来源钻瓜专利网。
- 上一篇：具有锁定结构的外科器械
- 下一篇：可穿戴检测设备及其制作方法
- 同类专利
- 半导体存储器、刷新方法、控制方法和电子设备-202210369899.9
- 卢欢 - 长鑫存储技术有限公司
- 2022-04-08 - 2023-10-24 - G11C11/402
- 本公开实施例提供了一种半导体存储器、刷新方法、控制方法和电子设备，该半导体存储器包括主存储区域和标记存储区域，主存储区域中设置多个存储组，标记存储区域中设置多个标志位；其中，每一存储组与一个标志位具有对应关系，且标志位至少用于指示存储组中至少一个存储单元是否具有特定状态，特定状态包括被占用。这样，由于半导体存储器中新增了标记存储区域，通过标志位指示相应的存储组中是否存在被占用的存储单元，能够为半导体存储器的控制过程提供更多的信息，提高半导体存储器的控制效率，降低功耗。
- 半导体存储器、刷新方法和电子设备-202210370026.X
- 卢欢 - 长鑫存储技术有限公司
- 2022-04-08 - 2023-10-24 - G11C11/402
- 本公开实施例提供了一种半导体存储器、刷新方法和电子设备，该半导体存储器包括主存储区域和标记存储区域，主存储区域中设置多个存储行，标记存储区域中设置多个第一标志位；其中，每一存储行与一个第一标志位具有对应关系，且第一标志位用于指示存储行是否为行锤击事件的锤击行。这样，由于半导体存储器中新增了标记存储区域，通过第一标志位可以标记行锤击事件的锤击行，明确行锤击的攻击对象，能够提高行锤击事件的处置效果且节省功耗。
- 用于目标刷新操作的时序交错的设备和方法-201911220229.5
- J·S·雷赫迈耶 - 美光科技公司
- 2019-12-03 - 2023-10-20 - G11C11/402
- 本公开的实施例涉及用于目标刷新操作的时序交错的设备和方法。存储器管芯可能需要周期性地执行刷新操作，所述刷新操作可以是自动刷新操作或目标刷新操作。目标刷新操作可能比自动刷新操作消耗更少的电流。当将管芯聚集成一组(例如，存储器堆栈、存储器模块)时，可以使目标刷新操作的时序在不同管芯之间交错，以有助于减少消耗的峰值电流。目标刷新操作可以交错，使得当最大数量的管芯执行刷新操作时，所述管芯中的至少一个执行目标刷新操作而不是自动刷新操作。
- 半导体存储器装置-201911273018.8
- 黄美显 - 爱思开海力士有限公司
- 2019-12-12 - 2023-09-08 - G11C11/402
- 一种半导体存储器装置包括：控制器，用于在伪低温温度中在放大时段期间顺序地激活第一控制信号和第二控制信号并且激活第三控制信号；第一驱动器，用于基于第一控制信号在放大时段的初始时段期间利用第一电压来驱动第一电源线；第二驱动器，用于基于第二控制信号在放大时段的后来时段期间利用第二电压来驱动第一电源线；第三驱动器，用于基于第三控制信号在放大时段期间利用第三电压来驱动第二电源线；以及感测放大器，用于在初始时段期间使用第一电压和第三电压来将数据线对之间的电压差首次放大，并且在后来时段期间使用第二电压和第三电压来将电压差再次放大。
- 存储器装置-202211467083.6
- 曺丙坤 - 三星电子株式会社
- 2022-11-22 - 2023-05-23 - G11C11/402
- 提供存储器装置，包括：存储器单元阵列，具有连接在多条字线与多条列线之间的多个存储器单元；三相字线控制器，被配置为：生成选择操作电压、第一未选择操作电压和具有比第一未选择操作电压的电平低的电平的第二未选择操作电压；以及行解码器，连接到所述多条字线，被配置为：基于行地址将选择操作电压施加到激活的字线，并且将第一未选择操作电压或第二未选择操作电压施加到去激活的字线。
- 一种电压生成电路及存储器-202211357771.7
- 邱安平 - 长鑫存储技术有限公司
- 2022-11-01 - 2023-02-03 - G11C11/402
- 本公开实施例涉及半导体电路设计领域，提供一种电压生成电路及存储器，其中，电压生成电路包括：延时模块，被配置为，接收第一控制信号，第一控制信号包括交替出现的第一电平状态、第二电平状态以及由第一电平状态跳变为第二电平状态的变化沿，延时模块以预设时长延时变化沿，以生成第二控制信号；驱动模块，被配置为，接收第二控制信号，并响应于第二控制信号，生成并输出第三控制信号；开关模块，连接在电源节点以及输出节点之间，被配置为，接收第三控制信号，并响应于第三控制信号导通或截止电源节点与输出节点之间的传输路径。可以减少驱动模块消耗的电流。
- 阻变存储单元及存储阵列-202210771384.1
- 郭奥 - 上海集成电路装备材料产业创新中心有限公司;上海集成电路研发中心有限公司
- 2022-06-30 - 2022-10-04 - G11C11/402
- 本发明提供了一种阻变存储单元及存储阵列，包括：第一阻变元件、第二阻变元件及MOS晶体管；其中，MOS晶体管为可双向导通的晶体管，MOS晶体管的栅极连接字线，MOS晶体管的第一端连接第一源线及第一阻变元件的第二端，MOS晶体管的第二端连接第二源线及第二阻变元件的第二端；第一阻变元件的第一端连接第一位线，第二阻变元件的第一端连接第二位线，阻变存储单元被配置为，第一阻变元件及第二阻变元件同时至多有一个被选中。本发明中，通过提供一种1T2R的阻变存储单元，相较于1T1R，不仅可提高存储密度，而且还具有结构简单便于实现的优点。
- 一种基于3元内容寻址存储器TCAM的系统-202210493515.4
- 张兆浩;张青竹;许高博;吴振华;殷华湘 - 中国科学院微电子研究所
- 2022-05-07 - 2022-08-12 - G11C11/402
- 本申请实施例提供了一种基于3元内容寻址存储器TCAM的系统，包括多个存储单元，每个存储单元对应一个场效应晶体管FET，场效应晶体管FET至少包括非易失性膜层，场效应晶体管FET的栅极连接字线，第一极连接位线，以便通过字线的电压写入数据，通过位线的电压读取数据。由此可见，本申请实施例提供的TCAM系统的每个存储单元对应1个场效应晶体管FET，大幅提高存储密度，满足在占用面积较小的情况下的大存储需求，并且场效应晶体管FET依靠栅极电压写入，写入过程无功耗，有利于降低TCAM系统的功耗。
- 一种半导体存储器、刷新方法和电子设备-202210380710.6
- 卢欢 - 长鑫存储技术有限公司
- 2022-04-08 - 2022-07-26 - G11C11/402
- 本公开实施例提供了一种半导体存储器、刷新方法和电子设备，该半导体存储器包括主存储区域和标记存储区域，主存储区域中设置多个存储行，标记存储区域中设置多个第一标志位；其中，每一存储行与一个第一标志位具有对应关系，且第一标志位用于指示存储行是否为行锤击事件的受害行。这样，由于半导体存储器中新增了标记存储区域，通过第一标志位可以标记行锤击事件的受害行，通过准确定位行锤击的受害对象并对其进行刷新处理，提高行锤击事件的处置效果且节省功耗。
- 一种内存刷新计数的方法、装置以及内存控制器-202111539586.5
- 江山刚;李涛 - 海光信息技术股份有限公司
- 2021-12-15 - 2022-03-25 - G11C11/402
- 本申请实施例提供一种内存刷新计数的方法、装置以及内存控制器，该内存刷新计数的方法，应用于内存控制器中，所述方法包括：获取影响自刷新计数值的目标命令；根据所述目标命令的类型确认调整与所述命令对应的逻辑块的刷新计数值，其中，所述刷新计数值采用随机存取存储器进行存储，所述逻辑块为内存中的逻辑单元。本申请的一些实施例通过识别影响刷新计数值的命令来即时更改刷新计数值，可以完成对内存刷新命令更准确的调度，最终提升内存存取数据的能力。
- 一种存储器的数据刷新方法、系统、设备以及介质-202111156007.9
- 贾学强;伍峰;李志;熊子涵;丁微微 - 山东云海国创云计算装备产业创新中心有限公司
- 2021-09-29 - 2022-01-28 - G11C11/402
- 本发明公开了一种存储器的数据刷新方法，包括以下步骤：获取若干个时间调整因子对应的值；判断若干个时间调整因子对应的值是否大于对应的阈值；响应于调整因子对应的值大于阈值，将对应的第一寄存器的值更新为第一预设值；响应于检测到所述对应的第一寄存器中的值更新为第一预设值，将初始刷新时间减小与值大于阈值的调整因子对应的预设值以得到调整刷新时间；根据所述调整刷新时间生成刷新命令并发送到存储器。本发明还公开了一种系统、计算机设备以及可读存储介质。本发明提出的方案通过检测调整因子的数值并与阈值进行比较，从而对存储器的刷新时间进行调整，可有效提高改善芯片在不同环境条件，寿命周期条件下的控制。
- 存储器件-201910573431.X
- 刘逸群;杨超源 - 台湾积体电路制造股份有限公司
- 2019-06-28 - 2021-09-10 - G11C11/402
- 本发明的一些实施例涉及存储器件。该存储器件包括有源电流路径，该有源电流路径包括磁隧道结(MTJ)；以及参考电流路径，该参考电流路径包括参考电阻元件。参考电阻元件的电阻与MTJ的电阻不同。异步延迟感测元件具有连接至有源电流路径的第一输入端和连接至参考电流路径的第二输入端。异步延迟感测元件被配置为感测有源电流路径上的第一上升或下降沿电压与参考电流路径上的第二上升或下降沿电压之间的延时。异步延迟感测元件还被配置为基于延时确定存储在MTJ中的数据状态。
- 半导体器件-201710497165.8
- 白承根;赵真熙 - 爱思开海力士有限公司
- 2017-06-26 - 2021-07-09 - G11C11/402
- 一种半导体器件包括：组控制电路，其被配置为响应于行地址和激活命令来产生指定地址和控制码；比较控制信号发生电路，其被配置为响应于激活命令和设定码来产生比较控制信号；以及目标地址发生电路，其被配置为响应于控制码和比较控制信号来将指定地址输出为目标地址。
- 一种存储器、神经形态芯片及数据处理方法-202011212421.2
- 何伟;沈杨书;祝夭龙 - 北京灵汐科技有限公司
- 2020-11-03 - 2021-02-12 - G11C11/402
- 本发明实施例公开了一种存储器、神经形态芯片及数据处理方法。该存储器包括：非易失性存储模块、易失性存储模块，以及连接于所述非易失性存储模块与所述易失性存储模块之间的预载电路；其中，所述预载电路用于读取所述非易失性存储模块中的存储数据进行预载，所述易失性存储模块用于读取所述预载电路中预载的存储数据并传送给神经元计算核心。上述存储器，解决了非易失性存储模块与神经元计算核心的读写速率不匹配的问题。
- 采用自对准的顶栅薄膜晶体管的嵌入式存储器-201780087124.X
- 王奕;A.沙尔马;V.莱 - 英特尔公司
- 2017-03-22 - 2019-09-27 - G11C11/402
- 一种存储器器件，其中的存储器单元包括薄膜选择晶体管和电容器（1TFT‑1C）。可以在TFT阵列之上制造金属‑绝缘体‑金属电容器的2D阵列。耦合到相同位线的相邻的存储器单元可以采用薄膜半导体材料的连续条带。被偏置以保持关断的隔离晶体管可以在位线的相邻存储节点之间提供电隔离。可以利用字线分路器来减小字线电阻，所述字线分路器被制造在金属化位面中并且在字线长度之上的多个点处用带固定到TFT的栅极端子迹线。电容器阵列可以占据衬底之上的占用空间。向电容器提供字线和位线访问的TFT可以大体上驻留在电容器阵列占用空间内。外围列和行电路可以采用FET，所述FET大体上在电容器阵列占用空间内被制造在衬底之上。
- 一种具有超低功耗和高写裕度的12T TFET SRAM单元电路-201822069491.1
- 卢文娟;董兰志;彭春雨;吴秀龙;蔺智挺;陈军宁 - 安徽大学
- 2018-12-10 - 2019-08-27 - G11C11/402
- 本实用新型公开了一种具有超低功耗和高写裕度的12T TFET SRAM单元电路，其利用TFET相比于MOSFET具有更小的亚阈值摆幅和更高的开关比等特性，不仅解决了传统MOSFET SRAM单元结构的静态功耗大的问题，在相同的工作电压下如0.3V到0.6V时，其静态功耗与其他TFET SRAM单元结构相比，其静态功耗至少降低了4个数量级，而且提高了TFET SRAM单元的写裕度和稳定性；即消除了TFET做SRAM传输管时出现的正偏漏电流问题，降低了单元的静态功耗，提高了单元的稳定性和写能力。
- 基于FinFET的三值SRAM单元电路-201821917820.7
- 杭国强;卢杰;王思远;李焕;胡晓慧;章丹艳 - 浙江大学城市学院
- 2018-11-21 - 2019-07-05 - G11C11/402
- 本实用新型涉及基于FinFET的三值SRAM单元电路，包括：由FinFET晶体管构成的两个三值反相器交叉耦合所组成的逻辑值存储基本元件，所述逻辑值存储基本元件包含两个三值反相器，包括两个P沟道FinFET晶体管M1和M3，四个N沟道FINFET晶体管M2、M4、M5和M6；两个由FinFET晶体管构成的传输门作为存取管，所述两个存取管分别由N沟道FinFET晶体管M11、P沟道FinFET晶体管M12N沟道晶体管M9、P沟道晶体管M10构成。本实用新型的有益效果是：本实用新型电路通过两个三值反相器交叉耦合所组成的逻辑值存储基本元件、由传输门构成的存取管以及两个和内部节点分开的晶体管组建的三值SRAM单元电路，采用隔离和交叉耦合技术，实现了SRAM的三值存储，并增强三值数据存储的稳定性。
- 一种具有超低功耗和高写裕度的12T TFET SRAM单元电路-201811505310.3
- 卢文娟;董兰志;彭春雨;吴秀龙;蔺智挺;陈军宁 - 安徽大学
- 2018-12-10 - 2019-04-19 - G11C11/402
- 本发明公开了一种具有超低功耗和高写裕度的12T TFET SRAM单元电路，其利用TFET相比于MOSFET具有更小的亚阈值摆幅和更高的开关比等特性，不仅解决了传统MOSFET SRAM单元结构的静态功耗大的问题，在相同的工作电压下如0.3V到0.6V时，其静态功耗与其他的TFET SRAM单元结构相比，其静态功耗至少降低了4个数量级，而且提高了TFET SRAM单元的写裕度和稳定性；即消除了TFET做SRAM传输管时出现的正偏漏电流问题，降低了单元的静态功耗，提高了单元的稳定性和写能力。
- 存储系统-201210097174.5
- 辛尚勋;李炯东;李政祐;文英硕 - 海力士半导体有限公司
- 2012-04-05 - 2017-03-01 - G11C11/402
- 本发明提供一种存储系统，包括控制器，所述控制器被配置为提供隐藏自动刷新命令；以及存储器，所述存储器被配置为响应于所述隐藏自动刷新命令来执行刷新操作。所述控制器和所述存储器相互通信，使得所述控制器和所述存储器的每个刷新地址具有彼此相同的值。
- 自我刷新控制电路和包含自我刷新控制电路的存储器-201210217359.5
- 黄正太 - 爱思开海力士有限公司
- 2012-06-28 - 2016-09-21 - G11C11/402
- 本发明公开了一种用于控制存储器件的自我刷新操作的自我刷新控制电路，所述自我刷新控制电路包括：自我刷新控制逻辑模块，所述自我刷新控制逻辑模块被配置成控制存储器件以执行自我刷新操作；以及初始刷新控制模块，所述初始刷新控制模块被配置成在存储器件的初始化时段将自我刷新控制逻辑模块激活。
- 一种基于单元漏电检测的温度控制自刷新方法-201110298531.X
- 解玉凤;林殷茵;孟超;程宽 - 复旦大学
- 2011-09-29 - 2013-04-10 - G11C11/402
- 一种基于单元漏电检测的温度控制自刷新存储设备，包括多个衬底电压稳定模块(201、202、……20n)，选择器(300)，冗余单元(501)，检测电路(502)，脉冲产生器(503)和DRAM阵列，还包括多个衬底电压稳定模块(201、202、……20n)产生DRAM阵列的晶体管衬底电压VBB1、VBB2、……VBBn，选择器(300)在选择信号Sel的控制下从VBB1、VBB2、……VBBn中选择一个输出到DRAM阵列的晶体管衬底电压VBB上，同时也输出到冗余单元(501)的晶体管衬底电压上。本发明还提出一种基于单元漏电检测的温度控制自刷新方法。
- 紧凑式电荷转移刷新电路及其刷新方法-201110285030.8
- 解玉凤;林殷茵;孟超;程宽 - 复旦大学
- 2011-09-22 - 2013-04-03 - G11C11/402
- 本发明属于存储器技术领域，尤其涉及一种紧凑式电荷转移刷新电路及其操作方法。本发明的紧凑式电荷转移刷新电路，包括大小为M*N的阵列，按列方向分成t个M×(N/t)子阵列，每个子阵列编号1～n，每个子阵列的灵敏放大器的虚电源端VHn相连，而子阵列间的虚电源端VHn通过电荷转移开关Tn相连，M、N、n、t为自然数，每个子阵列的所有灵敏放大器虚电源端相连，记作VHn，而子阵列间的虚电源端VHn通过电荷转移开关Tn相连。本发明既节省了刷新功耗，又显著降低了刷新时间，且控制电路简单，无需额外的面积开销。
- 动态存储器的重刷新电路及方法-201110243023.1
- 林哲民 - 华邦电子股份有限公司
- 2011-08-19 - 2013-03-06 - G11C11/402
- 本发明公开了一种动态存储器的重刷新电路和方法，该重刷新电路包括控制器以及重刷新信号产生器。控制器传送自刷新启动信号。重刷新信号产生器依据自刷新启动信号以启动自刷新模式，重刷新信号产生器在自刷新模式被启动时，先针对动态存储器的记忆胞阵列执行丛发式重刷新动作后，接着再针对该记忆胞阵列执行分配式重刷新动作。本发明可以提升动态存储器的可靠度。
- 刷新操作控制电路、半导体存储器件和刷新操作控制方法-201110029314.0
- 权奇昌 - 海力士半导体有限公司
- 2011-01-27 - 2012-05-23 - G11C11/402
- 本发明公开一种半导体存储器件，包括：存储体，所述存储体包括第一单元区和第二单元区；激活信号发生单元，所述激活信号发生单元被配置为响应于刷新命令而产生具有互不相同的激活时间段的第一行激活信号和第二行激活信号；以及地址计数单元，所述地址计数单元被配置为对刷新命令进行计数，并产生行地址，其中，当第一行激活信号被激活时，第一单元区中由所述行地址指定的字线被激活，并且当第二行激活信号被激活时，第二单元区中由所述行地址指定的字线被激活。
- 用于控制层叠芯片的刷新操作的半导体系统、器件和方法-201110042329.0
- 朴炳权 - 海力士半导体有限公司
- 2011-02-22 - 2012-01-11 - G11C11/402
- 一种用于控制多个层叠半导体芯片的刷新操作的系统，包括：第一半导体芯片，被配置为将用于执行刷新操作的刷新信号和半导体芯片辨别信号输出；以及多个第二半导体芯片，被配置为响应于刷新信号和半导体芯片辨别信号以不同的定时来执行刷新操作。
- 一种可靠保持内存自刷新状态的低功耗电路-201110185642.X
- 唐斌 - 创新科存储技术（深圳）有限公司;创新科存储技术有限公司
- 2011-07-01 - 2011-12-21 - G11C11/402
- 本发明提供了一种可靠保持内存自刷新状态的低功耗电路，所述低功耗电路包括第一电阻、第二电阻和PNP型三极管；所述PNP型三极管的基极分别与第一电阻的一端以及内存控制器的输出端连接，所述第一电阻的另一端接地；所述PNP型三极管的发射极分别与第二电阻的一端以及内存的时钟信号输入端连接，所述第二电阻的另一端接地；PNP型三极管的集电极接地。本发明提出的电路可以稳定可靠地使内存维持在自刷新状态，并且该电路本身并不需要额外供电。
- 专利分类
