[发明专利]自我刷新控制电路和包含自我刷新控制电路的存储器有效
| 申请号： | 201210217359.5 | 申请日： | 2012-06-28 |
| 公开（公告）号： | CN102855925B | 公开（公告）日： | 2016-09-21 |
| 发明（设计）人： | 黄正太 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C11/402 | 分类号： | G11C11/402;G11C11/4063 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 石卓琼;郭放 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于控制存储器件的自我刷新操作的自我刷新控制电路，所述自我刷新控制电路包括：自我刷新控制逻辑模块，所述自我刷新控制逻辑模块被配置成控制存储器件以执行自我刷新操作；以及初始刷新控制模块，所述初始刷新控制模块被配置成在存储器件的初始化时段将自我刷新控制逻辑模块激活。 | ||
| 搜索关键词： | 自我 刷新 控制电路 包含 存储器 | ||
【主权项】：
一种用于控制存储器件的自我刷新操作的自我刷新控制电路，包括：自我刷新控制逻辑模块，所述自我刷新控制逻辑模块被配置成控制所述存储器件以执行所述自我刷新操作；以及初始刷新控制模块，所述初始刷新控制模块被配置成在所述存储器件的初始化时段将所述自我刷新控制逻辑模块激活，其中，所述初始刷新控制模块包括：脉冲发生单元，所述脉冲发生单元被配置成产生复位脉冲，其中，所述复位脉冲在复位信号被去激活时被激活；以及自我刷新时段信号发生单元，所述自我刷新时段信号发生单元被配置成响应于所述复位脉冲的激活而将自我刷新时段信号激活，并响应于时钟使能信号的激活而将所述自我刷新时段信号去激活，其中，所述自我刷新控制逻辑模块在自我刷新时段信号被激活的时段中被激活。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210217359.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 采用自对准的顶栅薄膜晶体管的嵌入式存储器-201780087124.X
- 王奕;A.沙尔马;V.莱 - 英特尔公司
- 2017-03-22 - 2019-09-27 - G11C11/402
- 一种存储器器件，其中的存储器单元包括薄膜选择晶体管和电容器（1TFT‑1C）。可以在TFT阵列之上制造金属‑绝缘体‑金属电容器的2D阵列。耦合到相同位线的相邻的存储器单元可以采用薄膜半导体材料的连续条带。被偏置以保持关断的隔离晶体管可以在位线的相邻存储节点之间提供电隔离。可以利用字线分路器来减小字线电阻，所述字线分路器被制造在金属化位面中并且在字线长度之上的多个点处用带固定到TFT的栅极端子迹线。电容器阵列可以占据衬底之上的占用空间。向电容器提供字线和位线访问的TFT可以大体上驻留在电容器阵列占用空间内。外围列和行电路可以采用FET，所述FET大体上在电容器阵列占用空间内被制造在衬底之上。
- 一种具有超低功耗和高写裕度的12T TFET SRAM单元电路-201822069491.1
- 卢文娟;董兰志;彭春雨;吴秀龙;蔺智挺;陈军宁 - 安徽大学
- 2018-12-10 - 2019-08-27 - G11C11/402
- 本实用新型公开了一种具有超低功耗和高写裕度的12T TFET SRAM单元电路，其利用TFET相比于MOSFET具有更小的亚阈值摆幅和更高的开关比等特性，不仅解决了传统MOSFET SRAM单元结构的静态功耗大的问题，在相同的工作电压下如0.3V到0.6V时，其静态功耗与其他TFET SRAM单元结构相比，其静态功耗至少降低了4个数量级，而且提高了TFET SRAM单元的写裕度和稳定性；即消除了TFET做SRAM传输管时出现的正偏漏电流问题，降低了单元的静态功耗，提高了单元的稳定性和写能力。
- 基于FinFET的三值SRAM单元电路-201821917820.7
- 杭国强;卢杰;王思远;李焕;胡晓慧;章丹艳 - 浙江大学城市学院
- 2018-11-21 - 2019-07-05 - G11C11/402
- 本实用新型涉及基于FinFET的三值SRAM单元电路，包括：由FinFET晶体管构成的两个三值反相器交叉耦合所组成的逻辑值存储基本元件，所述逻辑值存储基本元件包含两个三值反相器，包括两个P沟道FinFET晶体管M1和M3，四个N沟道FINFET晶体管M2、M4、M5和M6；两个由FinFET晶体管构成的传输门作为存取管，所述两个存取管分别由N沟道FinFET晶体管M11、P沟道FinFET晶体管M12N沟道晶体管M9、P沟道晶体管M10构成。本实用新型的有益效果是：本实用新型电路通过两个三值反相器交叉耦合所组成的逻辑值存储基本元件、由传输门构成的存取管以及两个和内部节点分开的晶体管组建的三值SRAM单元电路，采用隔离和交叉耦合技术，实现了SRAM的三值存储，并增强三值数据存储的稳定性。
- 一种具有超低功耗和高写裕度的12T TFET SRAM单元电路-201811505310.3
- 卢文娟;董兰志;彭春雨;吴秀龙;蔺智挺;陈军宁 - 安徽大学
- 2018-12-10 - 2019-04-19 - G11C11/402
- 本发明公开了一种具有超低功耗和高写裕度的12T TFET SRAM单元电路，其利用TFET相比于MOSFET具有更小的亚阈值摆幅和更高的开关比等特性，不仅解决了传统MOSFET SRAM单元结构的静态功耗大的问题，在相同的工作电压下如0.3V到0.6V时，其静态功耗与其他的TFET SRAM单元结构相比，其静态功耗至少降低了4个数量级，而且提高了TFET SRAM单元的写裕度和稳定性；即消除了TFET做SRAM传输管时出现的正偏漏电流问题，降低了单元的静态功耗，提高了单元的稳定性和写能力。
- 存储系统-201210097174.5
- 辛尚勋;李炯东;李政祐;文英硕 - 海力士半导体有限公司
- 2012-04-05 - 2017-03-01 - G11C11/402
- 本发明提供一种存储系统，包括控制器，所述控制器被配置为提供隐藏自动刷新命令；以及存储器，所述存储器被配置为响应于所述隐藏自动刷新命令来执行刷新操作。所述控制器和所述存储器相互通信，使得所述控制器和所述存储器的每个刷新地址具有彼此相同的值。
- 自我刷新控制电路和包含自我刷新控制电路的存储器-201210217359.5
- 黄正太 - 爱思开海力士有限公司
- 2012-06-28 - 2016-09-21 - G11C11/402
- 本发明公开了一种用于控制存储器件的自我刷新操作的自我刷新控制电路，所述自我刷新控制电路包括：自我刷新控制逻辑模块，所述自我刷新控制逻辑模块被配置成控制存储器件以执行自我刷新操作；以及初始刷新控制模块，所述初始刷新控制模块被配置成在存储器件的初始化时段将自我刷新控制逻辑模块激活。
- 一种基于单元漏电检测的温度控制自刷新方法-201110298531.X
- 解玉凤;林殷茵;孟超;程宽 - 复旦大学
- 2011-09-29 - 2013-04-10 - G11C11/402
- 一种基于单元漏电检测的温度控制自刷新存储设备，包括多个衬底电压稳定模块(201、202、……20n)，选择器(300)，冗余单元(501)，检测电路(502)，脉冲产生器(503)和DRAM阵列，还包括多个衬底电压稳定模块(201、202、……20n)产生DRAM阵列的晶体管衬底电压VBB1、VBB2、……VBBn，选择器(300)在选择信号Sel的控制下从VBB1、VBB2、……VBBn中选择一个输出到DRAM阵列的晶体管衬底电压VBB上，同时也输出到冗余单元(501)的晶体管衬底电压上。本发明还提出一种基于单元漏电检测的温度控制自刷新方法。
- 紧凑式电荷转移刷新电路及其刷新方法-201110285030.8
- 解玉凤;林殷茵;孟超;程宽 - 复旦大学
- 2011-09-22 - 2013-04-03 - G11C11/402
- 本发明属于存储器技术领域，尤其涉及一种紧凑式电荷转移刷新电路及其操作方法。本发明的紧凑式电荷转移刷新电路，包括大小为M*N的阵列，按列方向分成t个M×(N/t)子阵列，每个子阵列编号1～n，每个子阵列的灵敏放大器的虚电源端VHn相连，而子阵列间的虚电源端VHn通过电荷转移开关Tn相连，M、N、n、t为自然数，每个子阵列的所有灵敏放大器虚电源端相连，记作VHn，而子阵列间的虚电源端VHn通过电荷转移开关Tn相连。本发明既节省了刷新功耗，又显著降低了刷新时间，且控制电路简单，无需额外的面积开销。
- 动态存储器的重刷新电路及方法-201110243023.1
- 林哲民 - 华邦电子股份有限公司
- 2011-08-19 - 2013-03-06 - G11C11/402
- 本发明公开了一种动态存储器的重刷新电路和方法，该重刷新电路包括控制器以及重刷新信号产生器。控制器传送自刷新启动信号。重刷新信号产生器依据自刷新启动信号以启动自刷新模式，重刷新信号产生器在自刷新模式被启动时，先针对动态存储器的记忆胞阵列执行丛发式重刷新动作后，接着再针对该记忆胞阵列执行分配式重刷新动作。本发明可以提升动态存储器的可靠度。
- 刷新操作控制电路、半导体存储器件和刷新操作控制方法-201110029314.0
- 权奇昌 - 海力士半导体有限公司
- 2011-01-27 - 2012-05-23 - G11C11/402
- 本发明公开一种半导体存储器件，包括：存储体，所述存储体包括第一单元区和第二单元区；激活信号发生单元，所述激活信号发生单元被配置为响应于刷新命令而产生具有互不相同的激活时间段的第一行激活信号和第二行激活信号；以及地址计数单元，所述地址计数单元被配置为对刷新命令进行计数，并产生行地址，其中，当第一行激活信号被激活时，第一单元区中由所述行地址指定的字线被激活，并且当第二行激活信号被激活时，第二单元区中由所述行地址指定的字线被激活。
- 用于控制层叠芯片的刷新操作的半导体系统、器件和方法-201110042329.0
- 朴炳权 - 海力士半导体有限公司
- 2011-02-22 - 2012-01-11 - G11C11/402
- 一种用于控制多个层叠半导体芯片的刷新操作的系统，包括：第一半导体芯片，被配置为将用于执行刷新操作的刷新信号和半导体芯片辨别信号输出；以及多个第二半导体芯片，被配置为响应于刷新信号和半导体芯片辨别信号以不同的定时来执行刷新操作。
- 一种可靠保持内存自刷新状态的低功耗电路-201110185642.X
- 唐斌 - 创新科存储技术（深圳）有限公司;创新科存储技术有限公司
- 2011-07-01 - 2011-12-21 - G11C11/402
- 本发明提供了一种可靠保持内存自刷新状态的低功耗电路，所述低功耗电路包括第一电阻、第二电阻和PNP型三极管；所述PNP型三极管的基极分别与第一电阻的一端以及内存控制器的输出端连接，所述第一电阻的另一端接地；所述PNP型三极管的发射极分别与第二电阻的一端以及内存的时钟信号输入端连接，所述第二电阻的另一端接地；PNP型三极管的集电极接地。本发明提出的电路可以稳定可靠地使内存维持在自刷新状态，并且该电路本身并不需要额外供电。
- 专利分类
