[发明专利]动态随机存取存储器DRAM的刷新方法、设备以及系统有效
| 申请号： | 201410253514.8 | 申请日： | 2014-06-09 |
| 公开（公告）号： | CN105280215B | 公开（公告）日： | 2018-01-23 |
| 发明（设计）人： | 崔泽汉;陈明宇;黄永兵 | 申请（专利权）人： | 华为技术有限公司;中国科学院计算技术研究所 |
| 主分类号： | G11C11/406 | 分类号： | G11C11/406 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518129 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例提供了动态随机存取存储器DRAM的刷新方法、设备以及系统。获取DRAM的某一刷新单元的地址以及刷新单元的刷新信息，刷新单元为DRAM中进行一次刷新所包括的存储空间，刷新单元的刷新信息包括刷新单元的刷新周期；将刷新单元的地址以及刷新单元的刷新信息封装为DRAM访问请求，并通过DRAM访问请求将刷新单元的地址以及刷新单元的刷新信息写入到刷新数据空间，刷新数据空间为所述DRAM中预设的，用来存储DRAM中至少一个刷新单元的地址以及所述至少一个刷新单元的刷新信息的存储空间。上述方案可根据刷新单元的刷新信息进行针对性的刷新，解决采用统一周期进行刷新所带来的性能开销以及能耗开销比较大的问题。 | ||
| 搜索关键词： | 动态 随机存取存储器 dram 刷新 方法 设备 以及 系统 | ||
【主权项】：
一种动态随机存取存储器DRAM刷新信息的处理方法，其特征在于，获取DRAM中刷新单元的地址以及所述刷新单元的刷新信息，所述刷新单元为所述DRAM中进行一次刷新所包括的存储空间，所述刷新单元的刷新信息包括所述刷新单元的刷新周期；将所述刷新单元的地址以及所述刷新单元的刷新信息封装为DRAM访问请求，并通过所述DRAM访问请求将所述刷新单元的地址以及所述刷新单元的刷新信息写入到刷新数据空间，所述刷新数据空间为所述DRAM中预设的存储空间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司;中国科学院计算技术研究所，未经华为技术有限公司;中国科学院计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410253514.8/，转载请声明来源钻瓜专利网。
- 上一篇：半导体集成电路
- 下一篇：一种音频的播放方法、装置
- 同类专利
- 半导体存储器器件和具有半导体存储器器件的存储器系统-201811124242.6
- 辛薰;金度延;宋镐永 - 三星电子株式会社
- 2018-09-26 - 2019-11-01 - G11C11/406
- 提供了一种半导体存储器器件和具有该半导体存储器器件的存储器系统。该半导体存储器器件包括：存储器单元阵列，包括多个存储器单元阵列块；以及刷新控制器，被配置为控制存储器单元阵列块来执行正常刷新操作和锤击刷新操作。刷新控制器控制除第一存储器单元阵列块和与第一存储器单元阵列块相邻的一个或多个第二存储器单元阵列块之外的一个或多个第三存储器单元阵列块来在对存储器单元阵列块当中的第一存储器单元阵列块执行正常刷新操作的同时执行锤击刷新操作。
- 操作控制电路和包括该操作控制电路的半导体存储器件-201811416783.6
- 郑怡映;李根一 - 爱思开海力士有限公司
- 2018-11-26 - 2019-10-29 - G11C11/406
- 本发明公开了一种操作控制电路和包括该操作控制电路的半导体存储器件。所述半导体存储器件可以包括控制信号发生电路、周期信号发生电路和选择电路。控制信号发生电路可以被配置为响应于模式信号、电压检测信号和温度检测信号来产生控制信号。周期信号发生电路可以被配置为响应于控制信号来产生周期性转变的周期信号。选择电路可以被配置为响应于控制信号来输出周期信号和被缓冲的来自外部设备的信号中的任何一个。
- 存储器控制器和具有存储器控制器的存储器系统-201811555910.0
- 崔荣根;任东阚 - 爱思开海力士有限公司
- 2018-12-19 - 2019-10-29 - G11C11/406
- 本发明涉及一种存储器系统，该存储器系统包括存储器控制器。存储器控制器包括：缓冲存储器，被配置成存储存储块的读取计数值和存储块的地址映射信息；以及中央处理单元，被配置成监视读取计数值，并且基于监视结果，确定是否以超级块为单位对包括超级块中的目标块的所有存储块执行对存储块之中的目标块的刷新操作，或以单个块为单位对超级块中的目标存储块执行对存储块之中的目标块的刷新操作。
- 半导体系统和半导体器件-201811140114.0
- 蔡行善 - 爱思开海力士有限公司
- 2018-09-28 - 2019-10-22 - G11C11/406
- 本发明提供一种半导体系统和半导体器件。半导体系统可以包括控制器和半导体器件。控制器可以被配置为输出命令。半导体器件可以被配置为接收命令并将其解码以及产生内部命令以执行预设操作。半导体器件可被配置为当温度码改变时利用温度码来更新同步温度码。半导体器件可以被配置为同步于内部命令将同步温度码施加到控制器。
- 存储器装置刷新方法及可调整刷新操作频率的存储器装置-201610009723.7
- 陈宗仁 - 华邦电子股份有限公司
- 2016-01-07 - 2019-10-01 - G11C11/406
- 一种存储器装置刷新方法及可调整刷新操作频率的存储器装置，适用于存储器装置的其中一个半导体阱区的一存储器阵列。本发明的刷新方法包括以下步骤。记录每个擦除指令中的擦除脉冲次数及/或擦除电压位准。判断未被选择的多个扇区。判断任一擦除脉冲次数或任一擦除电压位准是否大于等于一预定值。当擦除脉冲次数或擦除电压位准大于等于预定值时，使用第二刷新操作频率刷新未被选择的扇区。当擦除脉冲次数或擦除电压位准小于预定值时，使用第一刷新操作频率刷新未被选择的扇区。第一刷新操作频率小于第二刷新操作频率。
- 存储器和包括存储器的存储系统-201410471702.8
- 林禹日;赵眞熙;朴正勋 - 爱思开海力士有限公司
- 2014-09-16 - 2019-08-13 - G11C11/406
- 一种存储器包括：多个字线；测量块，其适于测量多个字线之中的激活字线的激活持续时间；以及刷新电路，其适于当激活持续时间超过预定的阈值时，控制刷新操作以刷新多个字线中与激活字线相邻的一个或更多个。
- 操作存储器装置的方法和执行所述方法的存储器装置-201811352239.X
- 林石昡;金尚玧;朴德夏;金恩我 - 三星电子株式会社
- 2018-11-14 - 2019-07-12 - G11C11/406
- 本发明提供一种操作存储器装置的方法以及一种刷新由非易失性存储器装置的存储器单元存储的数据的方法。具有存储器单元的存储器装置在正常模式、第一自刷新模式和第二自刷新模式中操作。第一自刷新模式提供用于在不具有外部命令的情况下保持存储在存储器单元中的数据的自刷新操作。从第一自刷新模式返回正常模式所需的时间比参考时间短。第二自刷新模式也提供所述自刷新操作，但是从第二自刷新模式返回正常模式所需的时间比参考时间长。与第二自刷新模式相比，正常模式向存储器单元提供较高的工作电压。
- 动态随机存取存储器-201810366458.7
- 李忠勋;刘献文 - 南亚科技股份有限公司
- 2018-04-23 - 2019-07-02 - G11C11/406
- 本公开提供一种动态随机存取存储器，即DRAM。该动态随机存取存储器包括一存储器阵列及一更新元件。该存储器阵列包括一第一存储列和一第二存储列，其中该第一存储列的一保留能力与该第二存储列的一保留能力不同。该更新元件被配置为以一第一方式更新该第一存储列，并以一第二方式更新该第二存储列。
- 存储器系统和操作存储器系统的方法-201811310623.3
- 金正烈;方遒锡;李政勇;林采一;郑龙权 - 三星电子株式会社
- 2018-11-06 - 2019-06-28 - G11C11/406
- 公开一种存储器系统和操作存储器系统的方法。存储器控制器在刷新周期期间将一个或多个自刷新进入命令和随后的自刷新退出命令的命令对发送到半导体存储器装置。半导体存储器装置包括存储器单元阵列和刷新控制电路，存储器单元阵列包括多个存储器单元行，每个存储器单元行包括多个动态存储器单元。刷新控制电路在刷新周期期间，在自刷新模式下对所有存储器单元行执行刷新操作，刷新周期的自刷新模式响应于一个或多个命令对的每个自刷新进入命令而被配置，针对所述一个或多个命令对中的每个命令对，存储器控制器在刷新周期期间，将通过一个或多个时间间隙分开的至少一个自刷新进入命令和至少一个自刷新退出命令顺序地发送到半导体存储器装置。
- 地址储存电路以及包括地址储存电路的存储器和存储系统-201410443425.X
- 宋清基;张支银;尹锡彻 - 爱思开海力士有限公司
- 2014-09-02 - 2019-06-25 - G11C11/406
- 一种存储器包括：多个字线，多个字线与一个或更多个存储器单元耦接；地址储存单元，其适合于在随机时间储存与输入的第一外部信号相对应的输入地址；以及控制单元，其适合于响应于激活命令而将多个字线中的与输入地址相对应的字线激活，并且当执行刷新操作时刷新利用储存在地址储存单元中的地址选中的一个或更多个目标字线。
- 动态随机存取存储器-201810321325.8
- 李忠勋;刘献文 - 南亚科技股份有限公司
- 2018-04-11 - 2019-06-11 - G11C11/406
- 本公开提供一种动态随机存取存储器(dynamic random access memory，DRAM)。该DRAM包括一更新单元、一存取元件、一更新元件。该更新单元具有多个存储行。该存取元件经配置以存取所述存储行。该更新元件经配置以因应于一第一事件以一第一方式更新该更新单元，以及因应于一第二事件以一第二方式更新该更新单元，其中在该第一事件中，该更新单元的被存取存储行的一数量不大于一临界数量，以及其中在该第二事件中，该更新单元的被存取存储行的该数量大于该临界数量。
- 存储器和包括存储器的存储系统-201410419619.6
- 郑喆文;金保延;金生焕 - 爱思开海力士有限公司
- 2014-08-22 - 2019-05-28 - G11C11/406
- 一种存储器可以包括：多个字线；一个或更多个冗余字线，其用于替换所述多个字线之中的一个或更多个字线；目标地址发生单元，其适于利用储存的地址来产生一个或更多个目标地址；以及控制单元，其适于响应于周期性输入的刷新命令而顺序地刷新所述多个字线、当刷新命令被输入M次时刷新基于目标地址而选中的字线、以及每当刷新命令被输入N次时刷新所述一个或更多个冗余字线，其中，M和N是自然数。
- 包括质量位计数器的存储器设备及其操作方法-201811249889.1
- 尹盛远;李汉埈 - 三星电子株式会社
- 2018-10-25 - 2019-05-21 - G11C11/406
- 一种操作包括多个级的存储器设备的方法，其中每一级具有多个页面缓冲器。该方法包括：执行多个编程循环当中的第一编程循环的验证操作，第一编程循环的验证操作包括：基于第一采样率对所述多个级的第一级执行第一关闭单元计数操作，以生成第一关闭单元计数结果；基于第一关闭单元计数结果选择性地改变第一采样率以生成改变的第一采样率；以及基于第一采样率和改变的第一采样率中的一个对所述多个级中的第二级执行第二关闭单元计数操作，以生成第二关闭单元计数结果。
- 半导体器件和包括半导体器件的半导体系统-201410535597.X
- 崔永根 - 爱思开海力士有限公司
- 2014-10-11 - 2019-05-07 - G11C11/406
- 半导体存储器件包括功率控制信号发生器和感测放大器电路。功率控制信号发生器适于响应于温度锁存信号来产生被使能的第一功率控制信号，所述温度锁存信号在预定模式下响应于对温度信号进行锁存来产生。感测放大器电路响应于第一功率控制信号来产生具有第一驱动电压的第一功率信号。另外，感测放大器电路利用第一功率信号作为电源电压来感测和放大位线的电压电平。
- 移位寄存器电路和动态随机存储器-201821754463.7
- 范习安 - 长鑫存储技术有限公司
- 2018-10-26 - 2019-05-07 - G11C11/406
- 本实用新型公开了一种移位寄存器电路和动态随机存储器，涉及集成电路技术领域。该移位寄存器电路应用于DDR4 SDRAM读取路径中，包括：级联的8个D触发器；或门，或门的第一输入端接收输入信号，或门的输出端与8个D触发器中的第1个D触发器的输入端连接；控制单元，至少分别与所述8个D触发器中的第i个D触发器、第8个D触发器以及或门的第二输入端连接；其中，i∈[1,7]且为正整数；其中，控制单元基于一控制信号控制移位寄存器电路的移位长度。本公开可以基于DDR4 SDRAM读取路径的不同场景控制读取路径内移位寄存器的移位长度。
- 半导体存储器和操作该半导体存储器的方法-201410838163.7
- 朴炳权 - 爱思开海力士有限公司
- 2014-12-29 - 2019-04-26 - G11C11/406
- 本发明涉及一种半导体存储器，该半导体存储器可以包括：库控制信号生成单元，其适用于基于激活命令顺序地生成控制存储库的多个库控制信号；信号检测单元，其适用于在所述库控制信号中检测最先被激活信号和最后被激活信号；以及库启用控制单元，其适用于响应于所述检测的信号而控制所述存储库的激活期。
- 刷新控制方法以及相应存储器控制器-201811027511.7
- 张家辅;黄祥毅;谢博伟;程思颖;蔡玉娴 - 联发科技股份有限公司
- 2018-09-04 - 2019-04-05 - G11C11/406
- 本发明提供了一种存储系统的刷新控制方法及存储器控制器。其中该存储系统包含具有寄存器组与存储器单元阵列的动态随机访问存储器，该刷新控制方法包含下列步骤：更新该寄存器组来划分该存储器单元阵列为第一区域与第二区域，其中该第一区域设置为遮掩区域，且该第二区域设置为不遮掩区域；以及发送刷新命令给该动态随机访问存储器，其中根据该刷新命令，在该存储器单元阵列的该第二区域上执行一刷新动作。本发明的存储系统的刷新控制方法及存储器控制器能够刷新存储器单元阵列的一部分以节省资源。
- 具有降低的基线刷新速率与对弱单元的附加刷新的存储器芯片-201810972059.5
- 姜郁成;J.B.哈尔伯特 - 英特尔公司
- 2018-08-24 - 2019-04-02 - G11C11/406
- 本发明公开了具有降低的基线刷新速率与对弱单元的附加刷新的存储器芯片。描述了一种由存储器芯片执行的方法。该方法包含特别地请求对存储器芯片的弱存储单元的附加刷新，所述弱存储单元比存储器芯片的其他存储单元更快地耗尽其电荷。附加刷新被添加到应用于弱存储单元和其他存储单元的分布式基线刷新命令序列。分布式基线刷新命令序列具有根据其他存储单元的电荷耗尽特性确定的刷新速率。
- 半导体器件-201410160296.3
- 梁钟烈 - 爱思开海力士有限公司
- 2014-04-21 - 2019-04-02 - G11C11/406
- 一种半导体器件，包括：存储器单元阵列，其包括正常存储器单元阵列和冗余存储器单元阵列；正常刷新计数器适用于在刷新模式期间产生用于以第一周期对正常存储器单元阵列执行刷新操作的正常地址；以及冗余刷新计数器，适用于产生用于以比第一周期短的第二周期对冗余存储器单元执行刷新操作的冗余地址。
- 阻变存储装置、其操作方法以及具有其的系统-201410339944.1
- 朴海赞 - 爱思开海力士有限公司
- 2014-07-16 - 2019-04-02 - G11C11/406
- 一种阻变存储装置包括：存储单元，其包括阻变存储器单元阵列；电压发生单元，其适用于接收射频RF信号并且将RF信号转换成直流DC电压；以及控制单元，其适用于控制要对阻变存储器单元阵列执行的刷新操作，其中，升高的DC电压用作刷新操作的操作电压。
- 易失性存储器将刷新请求信号发送到存储器控制器-201480061085.2
- D·V·斯里拉玛吉利;J·P·金;J·徐;X·董 - 高通股份有限公司
- 2014-10-30 - 2019-03-22 - G11C11/406
- 一种方法包括从存储器设备向存储器控制器发送第一信号。该第一信号向存储器控制器指示存储器设备的特定存储器单元将要被存储器设备刷新以使得该控制器可将进一步命令的发送适配到该存储器设备。
- 存储器控制方法及其系统-201510540007.7
- 罗珮文;石修铨;陈纪纲;蒯定明;吴诚文 - 财团法人工业技术研究院
- 2015-08-28 - 2019-03-08 - G11C11/406
- 存储器控制方法及其系统。该存储器系统包括存储器装置及存储器控制器。存储器装置包含电性连接的多个存储器内部电路与一存储器阵列。存储器阵列包括一特定存储器区块。存储器控制器包括分析模块以及切换模块。分析模块分析对应至特定存储器区块的多个存储器控制指令的状态以产生控制参数。切换模块根据控制参数、特定存储器区块的目前操作模式、及特定存储器区块的操作状态决定是否发出包含第一切换指令及第二切换指令的切换指令。当存储器装置接收到第一切换指令时，特定存储器区块与至少部分的存储器内部电路由正常电压操作模式切换至低电压操作模式。
- 动态随机存取存储器及其操作方法-201810195323.9
- 李忠勋;刘献文 - 南亚科技股份有限公司
- 2018-03-09 - 2019-03-05 - G11C11/406
- 本公开提供一种动态随机存取存储器(dynamic random access memory，DRAM)及其操作方法。该DRAM包括一第一更新单元、一第二更新单元、一控制元件。该第一更新单元具有一第一数量的有效数据。该第二更新单元具有一第二数量的有效数据，其中该第二数量的有效数据小于该第一数量的有效数据。该控制元件经配置以判断出该第一更新单元具有比该第二更新单元更多量的有效数据、将该第二更新单元的有效数据移动到该第一更新单元、并且停止更新有效数据在之前已被移动到该第一更新单元的该第二更新单元。
- 存储器和包括存储器的存储系统-201410424735.7
- 李荣燮;宋清基 - 爱思开海力士有限公司
- 2014-08-26 - 2019-03-01 - G11C11/406
- 一种存储器，其可以包括：多个字线；目标地址发生单元，适于通过使用储存的地址来产生一个或多个目标地址；刷新控制部，适于响应于周期输入的刷新命令而激活刷新信号，以及在自刷新模式下周期性激活所述刷新信号；目标刷新控制部，适于当所述刷新信号被激活M次时激活目标刷新信号，其中M是自然数，以及在所述自刷新模式下去激活所述目标刷新信号；以及行控制部，适于响应于所述刷新信号而顺序地刷新所述多个字线，以及当所述目标刷新信号被激活时，响应于所述刷新信号而刷新与所述目标地址相对应的字线。
- 半导体器件-201410171329.4
- 金昌铉 - 爱思开海力士有限公司
- 2014-04-25 - 2019-02-19 - G11C11/406
- 一种半导体器件包括初步内部刷新信号发生器和内部刷新信号发生器。初步内部刷新信号发生器在刷新操作期间接收第一周期信号，以产生包括周期性产生的脉冲的初步内部刷新信号。内部刷新信号发生器在刷新操作期间接收第二周期信号，以产生通过初步内部刷新信号的脉冲来顺序地使能的第一内部刷新信号和第二内部刷新信号。
- 存储器系统及其管理方法-201510750031.3
- 连存德;谢明辉;林纪舜 - 华邦电子股份有限公司
- 2015-11-06 - 2019-02-19 - G11C11/406
- 本发明提出一种存储器系统及其管理方法。存储器系统包括第一非挥发存储器阵列、第二非挥发存储器阵列以及存储器控制器。存储器控制器将一指示符位写入至第二非挥发存储器阵列。指示符位指示储存在第二非挥发存储器阵列中的数据是否有效。存储器控制器响应高温事件而判断指示符位是否有效。当指示符位有效时，存储器控制器将储存在第二非挥发存储器阵列的备份数据位写入至第一非挥发存储器阵列。
- 可利用时钟双沿进行刷新的存储器系统-201510154982.4
- 杨海钢;支天;蔡刚;秋小强 - 中国科学院电子学研究所
- 2015-04-02 - 2019-02-15 - G11C11/406
- 本发明提供了一种可利用时钟双沿进行刷新的存储器系统。该存储器系统中，刷新方案不影响模块的正常工作周期，不需要进行系统的时间冗余，不用添加多余的寄存器等存储电路。此外，该存储器系统可采用半定制设计流程，降低给设计带来的成本和风险，而且减少产品的开发周期，并基于模块级进行设计，其受到工艺、温度的影响较小，可移植性良好，适用于任何类型的存储阵列单元，推广应用前景广阔。
- 一种DRAM刷新控制器及多通道DRAM同步刷新方法-201610194968.1
- 陈胜刚;刘宗林;刘胜;雷元武;曾思;王耀华;万江华;陈海燕;陈小文 - 中国人民解放军国防科学技术大学
- 2016-03-31 - 2019-02-05 - G11C11/406
- 一种DRAM刷新控制器及多通道DRAM同步刷新方法，该控制器包括：控制寄存器，包括刷新周期寄存器R1和周期更新标志寄存器R0；刷新周期寄存器R1用于保存用户设置的刷新命令的发送周期；更新标志寄存器R0用于控制将刷新周期寄存器R1中的值更新到刷新控制状态机；刷新控制状态机，包含刷新计数器C0和状态机FSM；状态机FSM根据刷新计数器C0和系统数据通路的状态，控制向DIMM存储器发送的刷新命令；刷新计数器C0记录的刷新周期值是在更新标志寄存器R0为1的时钟周期所采样的刷新周期寄存器R1的值。该方法是基于上述控制器的同步刷新方法。本发明具有结构简单、成本低廉、易实现和推广、可极大降低并行程序的同步数据访问开销等优点。
- DRAM中增加的刷新间隔和能量效率-201811113412.0
- Y·索林因 - 英派尔科技开发有限公司
- 2013-09-01 - 2019-01-18 - G11C11/406
- 本文描述的技术一般地包括与具有显著降低的刷新能量使用的DRAM设备的设计和操作有关的方法和系统。用于设计DRAM的方法基于所述DRAM中的存储器单元的测定或预测的故障概率来针对能量效率优化或以其他方式改进DRAM。DRAM可被配置为以增加后刷新间隔工作，从而降低DRAM刷新能量，但是导致DRAM中的存储器单元的可预测部分过快泄漏电能而不能保持数据。DRAM被进一步配置由选定数量的备用存储器单元，用于替代“泄漏的”存储器单元，从而DRAM以增加后刷新间隔工作可以实现DRAM容量极小减少或者无减少。
- DRAM模块、DRAM字元线电压控制电路及控制方法-201510133004.1
- 许庭硕;陈至仁 - 南亚科技股份有限公司
- 2015-03-25 - 2019-01-18 - G11C11/406
- 本发明公开了一种DRAM模块、DRAM字元线电压控制电路及控制方法，该动态随机存取存储器(DRAM)字元线电压控制电路包括感测模块、振荡器及充电泵。感测模块用于接收第一控制信号及对应于字元线电压信号的回授信号，并根据产生第一控制信号及对应于字元线电压信号的回授信号产生第二控制信号。振荡器电性连接至感测模块，用于接收第二控制信号并当第二控制信号被致能时输出振荡信号。充电泵电性连接至振荡器，用于当振荡器输出振荡信号时增加字元线电压信号电压值。根据本发明，DRAM字元线电压控制电路的功耗可被降低，此外也可降低DRAM中自我刷新电流的功耗。
- 专利分类
