[发明专利]页缓冲器及其操作方法以及电路在审
| 申请号： | 202110428345.7 | 申请日： | 2021-04-21 |
| 公开（公告）号： | CN113971978A | 公开（公告）日： | 2022-01-25 |
| 发明（设计）人： | 崔亨进 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C16/10 | 分类号： | G11C16/10;G11C16/24;G11C7/10;G11C7/12 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 刘久亮;黄纶伟 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及页缓冲器及其操作方法以及电路。提供了电子装置。一种页缓冲器包括至少一个数据锁存器、感测锁存器和位线电压控制器。至少一个数据锁存器存储多个编程循环当中的先前编程循环的编程验证结果以及要存储在存储器单元中的编程数据。感测锁存器存储多个编程循环当中的当前编程循环的编程验证结果。位线电压控制器在多个编程循环当中的当前编程循环的下一编程循环的编程操作期间，将存储在至少一个数据锁存器中的先前编程循环的编程验证结果更新至感测锁存器。 | ||
| 搜索关键词： | 缓冲器 及其 操作方法 以及 电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110428345.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种用于模拟EPROM特性的EEPROM芯片及可更换配件-202311142580.3
- 阮荣斌;龚明 - 极海微电子股份有限公司
- 2023-04-19 - 2023-10-27 - G11C16/10
- 本申请实施例提供的一种EEPROM的烧录上电方法、EEPROM芯片及可更换配件，所述方法包括：当接收到主机发送的烧录操作时，检测所述烧录操作对应的烧录时长；若根据所述烧录时长判断所述烧录操作为第一烧录操作，则控制所述EEPROM按照预设的电平输出规则输出电平信号，所述第一烧录操作为烧录时长小于预设的烧录时长阈值的烧录操作，所述电平输出规则与EPROM的烧录上电特性相匹配。在本申请实施例中，通过EEPROM模拟EPROM的烧录上电特性，满足主机的电气端检测机制，使得兼容可以更换配件在主机中可用。
- 一种串行EEPROM存储器验证系统及验证方法-202310923418.9
- 刘强;赵五喜;黄运隆;张杨钧;高愿 - 西安太乙电子有限公司;北京控制与电子技术研究所
- 2023-07-25 - 2023-10-24 - G11C16/10
- 本发明公开了一种串行EEPROM存储器验证系统及验证方法，包括：通过分析待测器件的应用场景和器件特性预设上位机流程控制程序；并通过电装配试验验证待测器件装联适应性；将主控区的待测器件输出信息传至待测区的待测器件内；对待测器件写入读出功能及电源电压范围验证功能性能测试完整性；对装配好的主控区和待测区进行器件环境适应性验证；对验证数据和结论进行分析，得到待测器件成熟度等级和可用度等级；本发明针对性的验证评价器件板级电装联性能和板级的功能、性能及器件在板级工作状态下的热学、力学环境适应性能，更接近于实际应用工况，更具有针对性，能有效的提前暴露器件在板应用的薄弱环节和异常性能，有利于促进器件的推广和应用。
- 一种增加EEPROM使用寿命的方法-202310938816.8
- 王进丁;王正中;胡勇杰;朱云飞 - 昌辉汽车电气系统(安徽)有限公司
- 2023-07-28 - 2023-10-24 - G11C16/10
- 本发明提供在第一次保存新数据前，先将EEPROM所有存储单元赋值为初始值，并定义变量addr用于保存地址值；在第一次保存数据时，遍历EEPROM的所有存储单元，此时所有存储单元中的数据均为初始值，并将addr赋值为变量数值，再将需要保存的数据保存到该addr处；在后续的每一次保存数据时，均先遍历EEPROM的存储单元，找出数据不为初始值的地址值，将addr赋值为该地址值，将addr处的存储单元重置为初始值，并将该addr重新赋值为(addr+1)％256，再将需要保存的数据保存到该addr处。本发明增加了EEPROM的写入和擦除的寿命限制。
- 半导体存储器装置、控制器以及两者的操作方法-201911022382.7
- 金荣均 - 爱思开海力士有限公司
- 2019-10-25 - 2023-10-20 - G11C16/10
- 本发明涉及一种半导体存储器装置，该半导体存储器装置可以包括：存储器单元阵列，包括多个存储器单元；外围电路，用于对存储器单元阵列执行编程操作；以及控制逻辑，用于控制外围电路对存储器单元阵列执行编程操作。控制逻辑可以响应于编程命令来控制外围电路对多个存储器单元之中的、选择的物理页面中包括的存储器单元执行编程操作，并且基于编程操作是否已经通过来控制外围电路对选择的物理页面中包括的存储器单元之中的至少一个存储器单元执行附加编程操作。
- 存储器件及其多遍编程操作-202180001045.9
- 张超;李跃平;李海波 - 长江存储科技有限责任公司
- 2021-03-30 - 2023-10-20 - G11C16/10
- 在某些方面中，一种存储器件包括：具有多行存储单元的存储单元阵列；分别耦合至多行存储单元的字线；以及通过字线耦合至存储单元阵列的外围电路。每个存储单元被配置为将N位数据段存储在2
- 半导体存储器器件和半导体存储器器件中定义数据的方法-201811233219.0
- 长濑宽和 - 瑞萨电子株式会社
- 2018-10-23 - 2023-10-20 - G11C16/10
- 本公开涉及半导体存储器器件和半导体存储器器件中定义数据的方法。提供一种能够存储多值数据同时抑制为存储器单元设置的阈值电压的增加的半导体存储器器件。根据实施例的半导体存储器器件包括多个存储器单元对，每个存储器单元对具有第一存储器单元和第二存储器单元。第一存储器单元被配置为设置至少一个阈值电压，而第二存储器单元被配置为设置多个阈值电压。存储在存储器单元对中的数据使用第二存储器单元的阈值电压和第一存储器单元的阈值电压之间的差来定义。
- 数据存取性能塑形的方法、存储器控制器、存储器装置以及电子装置-202310279154.8
- 汪开红;易城 - 慧荣科技股份有限公司
- 2023-03-21 - 2023-10-17 - G11C16/10
- 本发明涉及一种用以进行存储器装置的数据存取性能塑形的方法、存储器装置的存储器控制器、存储器装置以及电子装置。该存储器装置数据存取性能塑形的方法包含：自一主机装置接收多个主机命令，以根据多个主机命令来对一非挥发性存储器进行数据存取；以及利用一双状态漏水桶模型来监控多个主机命令，以控制存储器装置的多个存取控制群组的各自的性能指标，其中针对任一存取控制群组，例如：根据至少一第一命令来决定至少一第一性能指标，以作为一双状态漏水桶的一第一漏水桶水位；以及因应第一漏水桶水位低于一状态门槛，将双状态漏水桶判断为在一第一预定状态中，并配置双状态漏水桶以具有一第一预定流率，以动态调整性能配额。
- 以堆叠存储器裸片传送数据的方法和设备-202310899903.7
- R·N·哈斯布恩;T·M·霍利斯;J·P·莱特;D·D·甘斯 - 美光科技公司
- 2018-08-31 - 2023-10-13 - G11C16/10
- 本申请案是针对以堆叠存储器裸片传送数据的方法和设备。描述用于以堆叠存储器裸片传送数据的方法、系统和装置。第一半导体裸片可使用包含表示一个数据位的两个信号电平的二进制符号信号与外部计算装置通信。半导体裸片可堆叠在彼此之上且包含内部互连件(例如，硅穿孔)以中继基于所述二进制符号信号产生的内部信号。所述内部信号可为使用包含三个或更多个电平来表示多于一个数据位的调制方案调制的多符号信号。所述多电平符号信号可简化所述内部互连件。第二半导体裸片可经配置以接收且重新发射所述多电平符号信号到定位于所述第二半导体裸片上方的半导体裸片。
- 存储器系统、存储器装置和存储器控制器-201911184100.3
- 申昇桓;申雄植 - 爱思开海力士有限公司
- 2019-11-27 - 2023-10-13 - G11C16/10
- 本公开涉及一种存储器系统、存储器装置、存储器控制器及其操作方法。通过在从对与第一字线相对应的第一存储器单元的编程操作开始的第一时间点起经过第一延迟时间时发出第一状态检查信号，并且通过在从对与第二字线相对应的第二存储器单元的编程操作开始的第二时间点起经过不同于第一延迟时间的第二延迟时间时发出第二状态检查信号，能够有效地执行与数据的编程操作有关的状态检查操作。
- 半导体存储器装置、控制器、存储装置及其操作方法-201910958061.1
- 洪志满 - 爱思开海力士有限公司
- 2019-10-10 - 2023-10-10 - G11C16/10
- 本公开涉及一种控制器。该控制器控制半导体存储器装置的操作。该控制器包括擦除页面搜索控制器、命令生成器和数据接收器。擦除页面搜索控制器确定半导体存储器装置的搜索模式，基于该搜索模式在多个页面之中选择待搜索页面，并且生成对应于所选择页面的搜索控制信号。命令生成器基于搜索控制信号生成针对所选择页面的搜索读取命令。数据接收器从半导体存储器装置接收对应于搜索读取命令的搜索读取数据。搜索读取命令是用于控制半导体存储器装置通过将读取电压施加到包括对应于所选择页面的字线的多个字线来执行读取操作的命令。
- 存储器装置及其操作方法-201910606051.1
- 朴世昶 - 爱思开海力士有限公司
- 2019-07-05 - 2023-10-03 - G11C16/10
- 本发明涉及一种存储器装置，该存储器装置包括：擦除操作控制器，对存储块执行擦除操作；擦除暂停计数管理器，管理擦除暂停计数，该擦除暂停计数表示在完成对存储块的擦除操作之前，暂停擦除操作的次数；以及编程参数值确定器，基于擦除暂停计数来确定待用于对存储块的编程操作的参数值。
- 半导体存储装置及存储系统-201910589709.2
- 船附里英子;佐佐木贵彦;黑沢智纪 - 铠侠股份有限公司
- 2019-07-02 - 2023-10-03 - G11C16/10
- 实施方式提供一种能高速执行写入动作的半导体存储装置及存储系统。实施方式的半导体存储装置具有多个记忆胞、将第1数据转换为与所述多个记忆胞的阈值的排列顺序相关的第2数据的第1电路、及根据所述第2数据对所述多个记忆胞进行写入的第2电路。
- 多遍编程中的负栅极应力操作机器存储器件-202180001112.7
- 董志鹏;向莉;方海闻;张敏;储凌;李海波 - 长江存储科技有限责任公司
- 2021-03-29 - 2023-09-29 - G11C16/10
- 提供了一种存储器件。所述存储器件包括：布置成多行的存储单元的阵列；分别耦合到存储单元的多行的多条字线；以及耦合到字线的外围电路，所述外围电路被配置为对耦合到所述字线中的选定字线的选定行的存储单元执行多遍编程。多遍编程包括多个编程遍。每个编程遍包括编程操作和验证操作。为了执行多遍编程，外围电路被配置为在非最后编程遍中，在编程操作和验证操作之间，对选定行的存储单元中的每个存储单元执行负栅极应力(NGS)操作。
- 半导体装置-202310186009.5
- 矢野胜 - 华邦电子股份有限公司
- 2023-03-01 - 2023-09-26 - G11C16/10
- 本发明提供一种已改善数据处理效率的半导体装置，其包括：存储单元阵列，包括两个平面；控制器，能够对两个平面的读取动作及编程动作进行控制；两个锁存器，能够保持从一平面读取的数据或应编程至一平面的数据；及两个锁存器，能够保持从另一平面读取的数据或应编程至另一平面的数据，控制器在根据从外部输入的同时命令进行一平面的编程动作时，能够进行另一平面的读取动作。
- 对虚设存储单元编程以减少选择栅极晶体管中的电荷损失-201880041135.9
- V.戴普;卢景煌;董颖达 - 桑迪士克科技有限责任公司
- 2018-05-21 - 2023-09-26 - G11C16/10
- 本发明提供了一种用于减少选择栅极晶体管中的电荷损失的存储器设备和相关联技术。虚设存储器单元使用热电子注入类型的干扰被弱编程，以减少空穴朝向公共电荷俘获层中的相邻选择栅极晶体管的移动。所述弱编程可以发生在编程循环中，例如在预充电阶段和编程阶段之间的转换中，或者发生在紧接在虚设存储器单元和数据存储器单元的擦除之后的擦除循环中。所述弱编程不涉及时间惩罚，因为它与其他操作同时进行。所述干扰可以通过增加所述虚设存储器单元的所述控制栅极电压和/或降低所述选择栅极晶体管的所述控制栅极电压来提供。
- 页缓冲器电路及其操作方法-202310024404.3
- 蔡洙悦 - 爱思开海力士有限公司
- 2023-01-09 - 2023-09-22 - G11C16/10
- 本公开的实施例涉及页缓冲器电路及其操作方法。页缓冲器电路可以包括：数据传送电路，被配置为在数据感测操作期间将通过位线传送到第一感测节点的数据传送到第二感测节点；第一锁存电路，被配置为感测被传送到第一感测节点的数据，并且存储感测到的数据；以及第二锁存电路，被配置为感测被传送到第二感测节点的数据，并且存储感测到的数据。
- 对半导体存储器设备的选择晶体管进行编程的方法-202211151326.5
- 李熙烈 - 爱思开海力士有限公司
- 2022-09-21 - 2023-09-22 - G11C16/10
- 本发明的实施例涉及对半导体存储器设备的选择晶体管进行编程的方法。一种半导体存储器设备包括第一单元串、第二单元串、外围电路和控制逻辑。第一单元串包括第一漏极选择晶体管和第二漏极选择晶体管。第二单元串包括第三漏极选择晶体管和第四漏极选择晶体管。外围电路对在第二单元串中包括的第四漏极选择晶体管执行编程操作。第一漏极选择晶体管的阈值电压通过离子注入工艺来设置。第四漏极选择晶体管的阈值电压通过编程操作来设置。
- 参考电路及其参考电流的产生方法-202310786963.8
- 杨光军 - 上海华虹宏力半导体制造有限公司
- 2023-06-29 - 2023-09-22 - G11C16/10
- 本发明公开了一种参考电路，包括多个参考列。存储器的存储阵列分成多个存储子阵列，各存储子阵列都设置有一个所述参考列。在对选定存储单元进行读取时，采用选定存储单元所在的存储子阵列对应的参考列中同一行的参考单元作为选定参考单元。在存储子阵列每进行一次擦除时，所对应的参考列都进行一次编程，使选定存储单元和选定参考单元的擦除时间相同，选定参考单元的参考电流随擦除时间变化会跟随选定存储单元的单元电流随擦除时间的变化，从而提高选定存储单元的编程窗口。本发明还公开了一种参考电路的参考电流的产生方法。本发明能实现参考电流跟随单元电流随擦除时间的变化进行变化，从而能增加存储单元的编程窗口。
- 一种基于1T1R阵列寄生电容的编程方法-202310930704.8
- 王宗巍;郑子豪;蔡一茂;黄如 - 北方集成电路技术创新中心（北京）有限公司;北京大学
- 2023-07-27 - 2023-09-19 - G11C16/10
- 本发明提供了一种基于1T1R阵列寄生电容的编程方法，属于半导体集成电路的存储器技术领域。本发明通过在阵列的每条源线(SL)和位线(BL)末端都连接了一个开关管，提出两种工作模式：写入数据“1”时对寄生电容进行充电，写入数据“0”时寄生电容放电。采用本发明能够防止写入过程中阵列单元过编程的问题。且针对不同的工艺和器件对应的写入高电平不同，通过连接开关管的方式，实现了线路的寄生电容可调，能够适用于不同的工艺水准和器件标准。
- 通过平衡格雷编码的多阶段编程的系统和方法-201911272824.3
- S·A·戈洛贝茨;X·张;J·菲兹帕特里克 - 西部数据技术公司
- 2019-12-12 - 2023-09-19 - G11C16/10
- 本发明题为“通过平衡格雷编码的多阶段编程”。公开了用于提供通过平衡格雷编码的多阶段编程的系统和方法。一种方法包括在第一阶段中以第一级单元模式将数据的第一部分编程到闪存存储器的存储器单元中。该方法还包括在高速缓存中保留数据的至少一个子集。该方法还包括至少从高速缓存重新生成数据，其中重新生成的数据包括数据的第二部分。该方法还包括在第二阶段中基于从第一级单元模式到第二级单元模式的映射以第二级单元模式对重新生成的数据进行编程。该映射将第一级单元模式中的每个状态分布映射到第二级单元模式中的至少两个非相邻状态分布，并且该第一级单元模式中的每个状态分布的宽度可以变窄。
- 一种高密度3D闪存两步编程方法-202310832631.9
- 李乔;党红洋;高聪明;张一鸣;吴荣鑫;沈志荣;舒继武 - 厦门大学
- 2023-07-08 - 2023-09-15 - G11C16/10
- 本申请公开了一种高密度3D闪存两步编程方法，涉及闪存编程优化的技术领域，其包括S1：在3D QLC闪存的第二步编程中，识别待编程字线中已经被无效的页面；S2：确定无效页面数量与无效页面类型，即属于LSB、MSB、CSB、TSB中的哪种页面；S3：根据页面类型，结合存储元存储数据所属的电压状态，对数据进行重新编码，修改待编程字线的目标电压状态；S4：执行第二步编程。本申请能够降低有效页的出错，提高闪存数据的可靠性，提升编程效率，降低编程能耗，更加完善了两步编程技术。
- 电可编程熔丝系统及其操作方法、电子装置及存储介质-202310753766.6
- 付兴飞;代开勇;潘于 - 海光信息技术股份有限公司
- 2023-06-25 - 2023-09-15 - G11C16/10
- 本公开提供了电可编程熔丝系统及其操作方法、电子装置及存储介质。该电可编程熔丝系统包括电可编程熔丝单元，被配置为存储数据信息，其中，数据信息包括配置数据信息段和修复信息段；第一映射存储体，被配置为映射配置数据信息段的至少部分；以及第二映射存储体，被配置为映射修复信息段，其中，修复信息段用于修复第一映射存储体的缺陷。该电可编程熔丝系统可以实现映射存储体的修复。
- 一种存储电路以及存储阵列-202210225369.7
- 吴旦昱;张育镇;刘新宇;栾舰;王丹丹 - 中国科学院微电子研究所
- 2022-03-09 - 2023-09-15 - G11C16/10
- 本发明公开一种存储电路以及存储阵列，涉及半导体技术领域，以在用户向存储电路写入数据时，在一定程度上避免误写入的情况，从而提升存储电路的可靠性。所述存储电路，包括存取单元电路以及第一控制电路。第一控制电路的输入端与m个比特信号输入端对应电连接，输出端与存取单元电路的电源端电连接，电源端与熔丝信号端电连接。第一控制电路用于在m个比特信号满足第一预设条件，以及熔丝信号满足第二预设条件的情况下，向存取单元电路供电。其中，m为正整数。存取单元电路的数据存储端与熔丝信号端电连接，当熔丝信号满足第二预设条件时，存取单元电路用于对写入数据端写入的数据进行存储。所述存储阵列包括上述技术方案所提的存储电路。
- 包括用于电流感测的分布式基准单元的存储器阵列-201910500549.X
- 约翰·A·费尔德;艾瑞克·杭特史罗德 - 格芯(美国)集成电路科技有限公司
- 2019-06-11 - 2023-09-15 - G11C16/10
- 本发明涉及包括用于电流感测的分布式基准单元的存储器阵列，揭示行列式存储器单元阵列，各列具有相应基准单元以及相应比较器。在给定行及给定列中的各存储器单元与该行的存储器字线及该列的存储器位线连接。各基准单元与针对这些基准单元的基准字线连接并与基准位线连接。针对列的各比较器具有电流镜，该电流镜具有与该列的该基准单元的该基准位线连接的基准部分以及与该列中的该存储器单元的该存储器位线连接的存储器部分。各基准部分具有电流镜节点，且该阵列中的所有电流镜节点被连接以减少失配并提升感测精度。改变施加于该存储器及基准字线的电压以提供精确的单端感测、容限测试等。
- 半导体装置及其操作方法-201910738386.9
- 周瀚洙;朴凤烈;徐智贤;李熙烈 - 爱思开海力士有限公司
- 2019-08-12 - 2023-09-15 - G11C16/10
- 半导体装置及其操作方法。一种半导体装置包括存储器串，该存储器串包括多个存储器单元并且联接在源线和位线之间。一种用于操作半导体装置的方法可以包括以下步骤：对存储器串的沟道区域中的第一沟道区域进行升压，其中，沟道区域包括位于被选存储器单元的一侧的第一沟道区域和位于被选存储器单元的另一侧的第二沟道区域；将预编程偏压施加到被选存储器单元的栅极，以使电子注入到被选存储器单元的空间区域中；以及将编程偏压施加到所述栅极。
- 存储装置、存储器系统及其操作方法-202280005305.4
- 万维俊;盛悦 - 长江存储科技有限责任公司
- 2022-11-18 - 2023-09-12 - G11C16/10
- 一种存储装置的外围电路包括页缓冲器。每个页缓冲器包括主锁存器、偏置锁存器、(N‑1)个数据锁存器以及耦合至数据路径的高速缓存锁存器。所述外围电路还被配置为：在对第一物理页进行编程的过程中，禁用位线偏置功能来释放所述偏置锁存器以替代N个页锁存器中的一个来执行对存储器状态的编程验证；释放所述N个页锁存器之一以对第二物理页的所述N个逻辑页中的一个逻辑页的编程数据进行高速缓存；以及在对所述第一物理页进行编程的过程中，将所述第二物理页的所述N个逻辑页中的所述一个逻辑页的所述编程数据存储在释放的页锁存器中。
- 数据写入方法及非易失性存储器-201910927655.6
- 王炳琨;白昌宗;陈侑廷;赵鹤轩;林铭哲;陈达 - 华邦电子股份有限公司
- 2019-09-27 - 2023-09-12 - G11C16/10
- 本发明提供一种数据写入方法及非易失性存储器。数据写入方法包含依据第一旗标以提供重置电压至多个选中存储单元，针对选中存储单元递回地进行重置程序；依据选中存储单元的多个第一验证电流以设定第二旗标；以及在第二旗标被设定的条件下：依据选中存储单元的电阻值以提供设置电压至选中存储单元；以及依据选中存储单元的多个第二验证电流以设定第一旗标。
- 用于可重新配置的存储器架构和电子存储器设备的方法-201811011108.5
- B·基思;J·B·约翰逊 - 美光科技公司
- 2018-08-31 - 2023-09-12 - G11C16/10
- 本申请案涉及用于可重新配置的存储器架构和电子存储器设备的方法。本申请案是针对可重新配置的存储器架构。本文中描述用于可重新配置的存储器装置的技术，所述存储器装置可基于用来耦合所述存储器装置与主机装置的插入物的类型而配置。所述可重新配置的存储器装置可包含多个组件以获得多个配置。可基于所述存储器装置中使用的插入物的类型启动/撤销启动可重新配置的存储器裸片的各种组件。举例来说，如果使用第一类型的插入物(例如，高密度插入物)，则数据通道可为八个数据引脚宽。相比之下，如果使用第二类型的插入物(例如，基于有机物的插入物)，则所述数据通道可为四个数据引脚宽。由此，可重新配置的存储器装置可包含在一些配置中不活动的数据引脚和相关驱动器。
- 快闪存储器控制器及方法-202211274779.7
- 吕祖汉;颜孝昌 - 慧荣科技股份有限公司
- 2022-10-18 - 2023-09-05 - G11C16/10
- 本发明涉及用于储存装置中并通过特定通信接口耦接到储存装置的快闪存储器装置的快闪存储器控制器及方法，该方法包括：提供通过特定通信接口耦接到快闪存储器装置的输入/输出电路；以及，控制处理器通过输入/输出电路和特定通信接口向快闪存储器装置发送特定读取命令或数据切换命令，以使快闪存储器装置执行数据切换操作以控制快闪存储器装置的数据暂存器选择第一数据单元和第二数据单元并将其传输到快闪存储器装置的输入/输出控制电路，以使输入/输出控制电路将第一数据单元和第二数据单元依序传输到快闪存储器控制器通过特定通信接口因应于特定读取命令或数据切换命令。
- 快闪存储器装置的快闪存储器控制器与方法-202211280646.0
- 吕祖汉;颜孝昌 - 慧荣科技股份有限公司
- 2022-10-19 - 2023-09-05 - G11C16/10
- 本发明提供用于储存装置中并通过特定通信接口耦接到储存装置的快闪存储器装置的快闪存储器控制器与方法。快闪存储器方案将快闪存储器装置与快闪存储器控制器之间传输的命令序列简化为一简化的命令序列，以减少命令传输的等待时间，提高快闪存储器的效能。
- 专利分类
