[发明专利]图形硅衬底-硅锗薄膜复合结构及其制备方法和应用有效
| 申请号： | 202011276489.7 | 申请日： | 2020-11-16 |
| 公开（公告）号： | CN112382657B | 公开（公告）日： | 2022-03-18 |
| 发明（设计）人： | 张建军;张结印 | 申请（专利权）人： | 中国科学院物理研究所 |
| 主分类号： | H01L29/30 | 分类号： | H01L29/30;H01L29/161;H01L29/15;H01L29/06;H01L21/205 |
| 代理公司： | 北京泛华伟业知识产权代理有限公司 11280 | 代理人： | 郭广迅 |
| 地址： | 100190 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种图形硅衬底‑硅锗薄膜复合结构，其包括具有图形结构的硅衬底、位于所述硅衬底上的硅锗缓冲层、位于所述硅锗缓冲层上的硅锗/硅超晶格层，以及位于所述硅锗/硅超晶格层上的硅锗薄膜层，其中所述硅锗/硅超晶格层包括交替生长的硅锗层和硅层。本发明还提供一种本发明的图形硅衬底‑硅锗薄膜复合结构的制备方法。本发明还提供一种本发明的图形硅衬底‑硅锗薄膜复合结构在应变硅器件中的应用。本发明提供的图形硅衬底‑硅锗薄膜复合结构，其穿透位错密度低且表面粗糙度低。基于所述硅锗薄膜层生长的应变硅器件，可有效减少缺陷对载流子的散射，从而提高载流子迁移率。 | ||
| 搜索关键词： | 图形 衬底 薄膜 复合 结构 及其 制备 方法 应用 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院物理研究所，未经中国科学院物理研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011276489.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种篮球清灰打气的保养装置
- 下一篇：一种耐磨损型轴承
- 同类专利
- 一种氮化镓基功率器件的外延结构及制备方法-202211065984.2
- 唐军;冯欢欢;何欣超;潘尧波 - 中电化合物半导体有限公司
- 2022-08-31 - 2022-11-29 - H01L29/30
- 本发明提供一种氮化镓基功率器件的外延结构及制备方法，具体涉及氮化镓外延层生长领域。氮化镓基功率器件的外延结构的制备方法包括:提供一衬底，并对所述衬底进行图形化处理；在所述图形化处理的衬底上生长石墨烯薄膜；在所述石墨烯薄膜上生长氮化硼薄膜；在所述氮化硼薄膜上生长氮化铝薄膜；在所述氮化铝薄膜上生长氮化镓缓冲层；在所述氮化镓缓冲层上生长AlGaN势垒层；在所述AlGaN势垒层上生长氮化镓帽层。本发明通过在衬底上引入二维材料可以有效的改善氮化镓基功率器件热量传输及缺陷问题，提高器件的稳定性和可靠性。
- 一种槽栅结构与双异质结结构的氮化镓高电子迁移率晶体管及其制备方法-202210726913.6
- 袁嵩;张世杰;江希;姜涛;严兆恒;何艳静;弓小武 - 西安电子科技大学
- 2022-06-24 - 2022-10-11 - H01L29/30
- 本发明公开了一种槽栅结构与双异质结结构的氮化镓高电子迁移率晶体管及其制备方法，对绝缘介质层和各个层形成的界面在超临界流体下进行退火处理，同时，采用低温退火工艺，避免了高温的再氧化和材料分解，利用SCF态高渗透、高溶解以及无表面张力的特点对界面进行处理，以减轻槽栅工艺中HfO
- 图形硅衬底-硅锗薄膜复合结构及其制备方法和应用-202011276489.7
- 张建军;张结印 - 中国科学院物理研究所
- 2020-11-16 - 2022-03-18 - H01L29/30
- 本发明提供一种图形硅衬底‑硅锗薄膜复合结构，其包括具有图形结构的硅衬底、位于所述硅衬底上的硅锗缓冲层、位于所述硅锗缓冲层上的硅锗/硅超晶格层，以及位于所述硅锗/硅超晶格层上的硅锗薄膜层，其中所述硅锗/硅超晶格层包括交替生长的硅锗层和硅层。本发明还提供一种本发明的图形硅衬底‑硅锗薄膜复合结构的制备方法。本发明还提供一种本发明的图形硅衬底‑硅锗薄膜复合结构在应变硅器件中的应用。本发明提供的图形硅衬底‑硅锗薄膜复合结构，其穿透位错密度低且表面粗糙度低。基于所述硅锗薄膜层生长的应变硅器件，可有效减少缺陷对载流子的散射，从而提高载流子迁移率。
- 半导体装置和半导体装置的制造方法-202010994669.2
- 谷畑笃史 - 拉碧斯半导体株式会社
- 2020-09-21 - 2021-03-30 - H01L29/30
- 公开了半导体装置和半导体装置的制造方法。提供抑制了晶体缺陷的半导体装置和半导体装置的制造方法。具备参与电路动作的电路图案（21）和不参与电路动作的虚设图案（20），虚设图案（20）被设为与电路图案（21）相比更容易出现应力所致的晶体缺陷的图案。
- 具有完全耗尽的沟道区的功率半导体器件-201710521023.0
- 安东·毛德;弗朗茨-约瑟夫·尼德诺斯特海德;克里斯蒂安·菲利普·桑多 - 英飞凌科技股份有限公司
- 2017-06-30 - 2020-12-08 - H01L29/30
- 具有完全耗尽的沟道区的功率半导体器件(1)包括：半导体本体(10)，其耦接至第一负载端子结构(11)和第二负载端子结构(12)；有源单元场(16)，其在半导体本体(10)中被实现并且被配置成传导负载电流(15)，该有源单元场(16)被边缘终止区(18)包围；被设置在有源单元场(16)中的多个第一单元(141)和多个第二单元(142)，每个单元被配置成用于控制负载电流(15)，并且每个单元在一侧上被电连接至第一负载端子结构(11)并且在另一侧上被电连接至半导体本体(10)的漂移区(100)，该漂移区(100)具有第一导电类型。
- III族氮化物半导体结构及其制造方法-201310738594.1
- 程凯 - 苏州晶湛半导体有限公司
- 2013-12-27 - 2014-03-26 - H01L29/30
- 本发明公开了一种III族氮化物半导体结构及其制造方法，该结构包括：衬底；位于衬底上的成核层，成核层为氮化物，氮化物中存在位错；位于成核层上的掩膜层，掩膜层上至少有一个掩膜层窗口，掩膜层窗口贯穿整个掩膜层；从掩膜层窗口向上延伸并穿过掩膜层侧向延伸的过生长侧向外延层；过生长侧向外延层中的位错密度小于掩膜层及掩膜层窗口下方的氮化物成核层中的位错密度。本发明通过在外延层中引入压应力，使得位错的生长方向发生改变，再引入厚的掩膜，约束窗口区的生长角度，当窗口区的深宽比超过临界值的时候，弯曲的位错会全部被掩膜的侧壁阻挡，从而实现生长窗口内的极低位错密度。
- 半导体结构及其制造方法-201110037702.3
- 方国龙;郭奇文;郭政达 - 隆达电子股份有限公司
- 2011-02-11 - 2012-07-11 - H01L29/30
- 本发明提供一种半导体结构，包括：一基板；一个或多个半导体元件层，形成于该基板上；以及一个或多个晶格破坏区，形成于该基板表面，位于该等半导体元件层之间。本发明另提供一种半导体结构的制造方法。本发明可减少应力形变，致增加半导体元件例如发光二极管(LED)的发光波长均一性，达到增加良率产出的目的。
- 半导体结构及其制造方法-201010220966.8
- 斯蒂芬·W·贝德尔;金志焕;亚历山大·雷兹尼塞克;德温德拉·K·萨达纳 - 国际商业机器公司
- 2010-07-01 - 2011-01-12 - H01L29/30
- 本发明公开了一种半导体结构及其制造方法。该半导体结构包括晶体衬底和位于其上的具有暴露部分晶体衬底的孔的电介质层。该半导体结构还包括位于孔内和电介质层上的、与所述晶体衬底成份不同的半导体层。位于所述孔上方的所述半导体层的部分包括缺陷。位于所述电介质层上方的所述半导体层的部分不包括缺陷。通过去除位于所述孔上方的半导体层的部分，形成了缺陷减少的绝缘体上半导体异质结构。
- 专利分类
