[发明专利]一种存储单元和静态随机存储器在审
| 申请号： | 202010961467.8 | 申请日： | 2017-09-04 |
| 公开（公告）号： | CN112216323A | 公开（公告）日： | 2021-01-12 |
| 发明（设计）人： | 池思杰;季秉武;赵坦夫;周云明 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | G11C11/418 | 分类号： | G11C11/418;G11C11/419;G11C8/08;G11C8/16 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518129 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例涉及一种存储单元和静态随机存储器，该存储单元包括：锁存器，所述锁存器提供第一存储位；所述存储单元还包括第一MOS管；所述第一MOS管的栅极连接所述第一存储位，所述第一MOS管的源极连接第一读取线，所述第一MOS管的漏极连接第二读取线；在第一状态下，所述第一读取线为读取字线，所述第二读取线为读取位线；在第二状态下，所述第二读取线为读取字线，所述第一读取线为读取位线。本发明实施例的存储单元能够实现读取字线和读取位线互换。 | ||
| 搜索关键词： | 一种 存储 单元 静态 随机 存储器 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010961467.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种悬挂式饰品架
- 下一篇：一种马桶自动冲水的控制方法、系统及智能马桶
- 同类专利
- 一种静态随机存储器-202310693721.4
- 赵高阳;王永文;王耀华;林荣臻;陈梓铭;邢座程 - 中国人民解放军国防科技大学
- 2023-06-13 - 2023-10-17 - G11C11/418
- 本发明公开了一种静态随机存储器，涉及存储领域，可移位存储阵列中第i行存储单元组中的第j个存储单元的垂直位线与第i+1行存储单元组中的第j个存储单元的垂直位线连接，可移位存储阵列中第i行存储单元组中的第j个存储单元的倾斜位线与第i+1行存储单元组中的第j+1个存储单元的倾斜位线连接，使得可移位存储阵列的各行存储单元组包括的存储单元错位连接。因此控制器可以从待移位存储单元的垂直位线上读取待移位数据，然后通过指定倾斜位线将待移位数据写到移位存储单元中，此时移位存储单元中存储的数据即为将待移位数据移位后的数据。本申请通过静态随机存储器自身即可实现数据的移位和对齐，节省片上面积，简化移位操作。
- SRAM存储单元电路及SRAM存储器-202320410918.8
- 汪令飞;卢年端;王桂磊;赵超;李泠 - 北京超弦存储器研究院;中国科学院微电子研究所
- 2023-02-28 - 2023-10-03 - G11C11/418
- 本申请实施例提供了一种SRAM存储单元电路及SRAM存储器，包括第一晶体管，第一晶体管的源极接地，第二晶体管，第二晶体管的源极接地，第三晶体管，第三晶体管的源极与第一晶体管的漏极电连接，第三晶体管的源极与第二晶体管的栅极电连接，第四晶体管，第四晶体管的源极与第二晶体管的漏极电连接，第四晶体管的源极与第一晶体管的栅极电连接，分压单元，包括电阻，第一输出端和第二输出端，第一输出端与第二晶体管的栅极电连接，第二输出端与第一晶体管的栅极电连接，电阻用于上拉电平和分压。通过设置电阻构成的分压单元代替传统负载型SRAM存储单元中的P型晶体管，降低了SRAM存储单元的制作成本，并且为SRAM存储单元在垂直方向的扩展提供了可能性。
- 存储器件及其操作方法-202110476757.8
- 谢维哲;许育豪;张智皓;李政宏 - 台湾积体电路制造股份有限公司
- 2021-04-29 - 2023-08-25 - G11C11/418
- 一种存储器件包括：多个存储器单元；字线，连接到多个存储器单元中的一个，字线被配置为提供第一WL脉冲，第一WL脉冲具有限定第一WL脉冲的脉冲宽度的上升沿和下降沿；第一跟踪WL，形成为与存储器单元相邻，第一跟踪WL被配置为通过物理地或可操作地耦合到被配置为将逻辑状态写入存储器单元的位线(BL)而提供具有上升沿的第二WL脉冲，上升沿具有减小的斜率；以及第一跟踪BL，被配置为模拟BL，第一跟踪BL耦合到第一跟踪WL，使得基于第二WL脉冲的上升沿的减小的斜率而增加第一WL脉冲的脉冲宽度。本发明的实施例还涉及操作存储器件的方法。
- 存内计算装置、神经网络加速器和电子设备-202210769401.8
- 李学清;尹国栋;陈一鸣;周沐风;杨泽坤;李旻谚;刘勇攀;杨华中 - 清华大学
- 2022-06-30 - 2023-07-28 - G11C11/418
- 本公开涉及一种存内计算装置、神经网络加速器和电子设备，所述装置包括：计算阵列，包括多个计算模块，计算模块包括至少一个存储单元、复位开关、电容，存储单元包括至少一个存储开关，存储开关包括存储控制端、存储检测端和存储端，存储端用于接收存储状态电平以存储与该存储状态电平对应的信息；控制端用于接收控制电压，以调整检测端和存储端之间的阻抗特性，复位开关包括复位控制端、复位检测端和复位端，复位控制端用于接收复位电压；复位端用于接收复位状态电平；控制模块，用于控制计算阵列进行存储操作、读取操作、计算操作中的至少一种操作。本公开实施例具有较高的面积效率，显著降低了存取数据、存内计算的功耗。
- 半导体器件-202211611715.1
- 长田俊哉;佐藤康治 - 瑞萨电子株式会社
- 2022-12-14 - 2023-06-16 - G11C11/418
- 提供了一种半导体器件。提供了一种能够以相对高的速度初始化存储器单元中的数据同时抑制面积增加的技术。基于复位信号变为高电平的事实，半导体器件的控制电路将第一晶体管变为关断状态，将多条字线变为选择状态，将预充电电路变为关断状态，将用于写入的列开关变为导通状态，将用于读取的列开关变为关断状态，使得写入电路将第一位线和第二位线分别变为低电平和高电平，并且初始化多个存储器单元。
- 静态随机存取内存系统及其数据读写方法-201911033552.1
- 姜智荃 - 敦泰电子股份有限公司
- 2019-10-28 - 2023-06-13 - G11C11/418
- 本发明提供一种静态随机存取内存系统，一字元线译码器及一位元线译码器译码地址线数据以寻址记忆胞；一时序控制电路耦接至一输入选择器及一输出选择器；2
- SRAM存储单元电路及SRAM存储器-202310193743.4
- 汪令飞;卢年端;王桂磊;赵超;李泠 - 北京超弦存储器研究院;中国科学院微电子研究所
- 2023-02-28 - 2023-05-12 - G11C11/418
- 本申请实施例提供了一种SRAM存储单元电路及SRAM存储器，包括第一晶体管，第一晶体管的源极接地，第二晶体管，第二晶体管的源极接地，第三晶体管，第三晶体管的源极与第一晶体管的漏极电连接，第三晶体管的源极与第二晶体管的栅极电连接，第四晶体管，第四晶体管的源极与第二晶体管的漏极电连接，第四晶体管的源极与第一晶体管的栅极电连接，分压单元，包括电阻，第一输出端和第二输出端，第一输出端与第二晶体管的栅极电连接，第二输出端与第一晶体管的栅极电连接，电阻用于上拉电平和分压。通过设置电阻构成的分压单元代替传统负载型SRAM存储单元中的P型晶体管，降低了SRAM存储单元的制作成本，并且为SRAM存储单元在垂直方向的扩展提供了可能性。
- 具有高级突发模式地址比较器的SRAM-202180055935.8
- 晶昌镐;A·B·帕勒拉;P·达达博伊 - 高通股份有限公司
- 2021-08-27 - 2023-04-28 - G11C11/418
- 提供了一种存储器，该存储器被配置为实施正常读取操作并且还实施突发模式读取操作。突发模式地址比较器将当前行地址与来自先前读取操作的先前行地址进行比较，以确定读取操作是正常读取操作还是突发模式读取操作。突发模式地址比较器调用突发模式，即使存在针对不等于先前行地址的行地址的中间写入操作。
- SRAM存储单元阵列、读写方法、控制器及系统-202211673015.5
- 刘政林;邓茜;于润泽;黎振豪;汪钊旭 - 华中科技大学
- 2022-12-26 - 2023-03-10 - G11C11/418
- 本发明公开了一种SRAM存储单元阵列、读写方法、控制器及系统，属于集成电路设计领域，包括：阵列中的SRAM存储单元包含7个MOS管；每一行中，所有单元的两个写字线连接节点均连接至同一条写字线，且由同一个列选择信号控制的单元的读字线连接节点连接至同一个充电PMOS管；每一列单元的写位线连接节点、写位线非连接节点、读位线连接节点分别连接至一条写位线、一条写位线非和一条读位线；每一个充电PMOS的管源、漏极中，一极连接单元的读字线连接节点，另一极接VDD，栅极接读字线信号；每一条读位线接一个放电NMOS管，所有放电NMOS管的栅极连接相互连接，用于接放电信号。本发明能够减小SRAM存储单元阵列的面积，并优化阵列的读操作性能。
- 一种基于SRAM的数据存取方法和数据存取系统-202211452314.6
- 何再生 - 珠海一微半导体股份有限公司
- 2022-11-21 - 2023-02-28 - G11C11/418
- 本发明公开了一种基于SRAM的数据存取方法和数据存取系统，包括：S1：数据写入模块为若干字节数据的每个字节设置校检位，并根据每个字节的数据确定相对应的校检位的数值；S2：数据写入模块根据若干字节数据的写入地址，将若干字节数据和相对应的校检位的数值写入到SRAM中；S3：数据读取模块根据数据的读取地址，从SRAM中读取数据和相对应的校检位的数值，并在读取过程中根据读取的数据和相对应的校检位的数值来确定读取的数据是否正确；S4：若数据读取模块判断读取的数据错误，则停止读取，然后将错误的数据和错误的数据的读取地址保存到SRAM中。提高数据读取模块读取SRAM中的数据的准确性。
- 具有快速可控的峰值电流、高能效阵列重置和针对安全应用的数据破坏模式的SRAM-202210817910.3
- P·K·维玛;P·库玛;H·拉瓦特 - 意法半导体国际有限公司
- 2022-07-12 - 2023-01-17 - G11C11/418
- 本公开涉及具有快速可控的峰值电流、高能效阵列重置和针对安全应用的数据破坏模式的SRAM。一种破坏存储器阵列内容的方法包括：在重置节点处使信号生效，从而导致对存储器阵列的电流供应不足；以及选择与存储器阵列的、包含待使其内容被破坏的存储单元的所期望列相关联的位线和互补位线。针对每个所期望列，将其位线和互补位线的逻辑状态强制到相同的逻辑状态。与存储器阵列的、包含待使其内容被破坏的存储单元的所期望行相关联的每个字线被同时生效，并且然后被同时无效，从而在单个时钟周期期间，将待使其内容被破坏的每个存储单元置于亚稳态。
- 对静态随机存取存储器的多个行进行同时访问的存内计算操作的自适应位线过驱动控制-202210806776.7
- H·拉瓦特;K·J·多里;P·库玛;N·乔拉;M·阿尤蒂亚瓦斯 - 意法半导体国际有限公司
- 2022-07-08 - 2023-01-13 - G11C11/418
- 本公开涉及对静态随机存取存储器(SRAM)的多个行进行同时访问的存内计算操作的自适应位线过驱动控制。一种电路包括具有SRAM单元的存储器阵列，该SRAM单元通过字线以行连接并且通过位线以列连接。行控制器电路通过用于每个行的字线驱动器电路并行地同时致动字线，以用于存内计算操作。列处理电路响应于同时致动来处理位线上产生的模拟电压，以生成用于存内计算操作的判决输出。位线预充电电路生成用于施加到每对位线的预充电电压。当存储器阵列操作在数据读取/写入模式中时，预充电电压具有第一电压电平(不大于SRAM单元的正电源电压)。在用于存内计算操作的字线的同时致动之前，预充电电压具有第二电压电平(大于第一电压电平)。
- 存储器内计算操作的自适应字线欠驱动控制-202210807473.7
- K·J·多里;N·乔拉;P·库玛;M·阿尤蒂亚瓦斯;H·拉瓦特 - 意法半导体国际有限公司
- 2022-07-08 - 2023-01-13 - G11C11/418
- 本公开的实施例涉及存储器内计算操作的自适应字线欠驱动控制。存储器内计算电路包括具有SRAM单元的存储器阵列，SRAM单元通过字线以行连接并且通过位线以列连接。每个行包括由自适应电源电压供电的字线驱动电路。行控制器电路同时致动并行字线以用于存储器内计算操作。列处理电路响应于同时致动来处理位线上产生的模拟电压，以生成用于存储器内计算操作的决策输出。电压生成器电路生成自适应电源电压，以用于在同时致动期间为字线驱动电路供电。自适应电源电压的电平取决于集成电路工艺和/或温度条件来进行调制，以便优化字线欠驱动性能，并且抑制不希望的存储器单元数据翻转。
- 存储器内计算操作的选择性位线钳位控制-202210805151.9
- K·J·多里;H·拉瓦特;P·库玛;N·乔拉;M·阿尤蒂亚瓦斯 - 意法半导体国际有限公司
- 2022-07-08 - 2023-01-13 - G11C11/418
- 本公开的实施例涉及存储器内计算操作的选择性位线钳位控制。一种电路包括具有SRAM单元的存储器阵列，SRAM单元通过字线以行连接并且通过位线以列连接。行控制器电路通过用于每个行的字线驱动器电路同时致动并行字线，以用于存储器内计算操作。列处理电路响应于同时致动来处理位线上产生的模拟电压，以生成用于存储器内计算操作的决策输出。位线钳位电路包括将给定位线对上的模拟电压与阈值电压进行比较的感测电路。电压钳位电路响应于该比较而被致动，以阻止给定位线对上的模拟电压降低到钳位电压电平以下。
- 具有链接的源电压供应调制的串行字线激励-202210805282.7
- H·拉瓦特;D·K·加纳丹;P·库玛;N·乔拉;M·阿尤蒂亚瓦斯 - 意法半导体国际有限公司
- 2022-07-08 - 2023-01-13 - G11C11/418
- 本公开的实施例涉及具有链接的源电压供应调制的串行字线激励。SRAM单元通过位线按列连接，并且通过耦合到SRAM单元的第一和第二数据存储侧的第一和第二字线按行连接。首先并行地激励第一字线，然后分别在存储器内计算操作的第一和第二阶段并行地激励第二字线。处理第一和第二阶段中的位线电压以生成存储器内计算操作决策。SRAM单元的低供应节点参考电压被选择性地调制在接地电压和负电压之间。在第二阶段期间，第一数据存储侧接收负电压，第二数据存储侧接收接地电压。相反，在第一阶段期间，第二数据存储侧接收负电压，而第一数据存储侧接收接地电压。
- 一种SRAM存储单元、存储器及SRAM存储单元的读写方法-202110209386.7
- 李博;苏泽鑫;宿晓慧;刘凡宇;杨灿;罗家俊;韩郑生 - 中国科学院微电子研究所
- 2021-02-24 - 2022-12-30 - G11C11/418
- 本发明公开一种SRAM存储单元、存储器及SRAM存储单元的读写方法，涉及电路设计技术领域，用于提高SRAM存储单元的数据安全性。所述SRAM存储单元包括：信号生成电路、锁存电路及两个读写电路。信号生成电路分别与锁存电路和两个读写电路电连接；锁存电路具有两个存储节点。两个读写电路用于在字线信号的控制下，在写入操作时向不同的两个存储节点写入数据。信号生成电路用于根据字线信号，控制锁存电路翻转两个存储节点的电位。两个读写电路用于根据字线信号控制读取信号读取相应存储节点存储的数据。所述SRAM存储器包括上述SRAM存储单元。所述SRAM存储单元的读写方法应用上述SRAM存储单元。
- 一种基于7T SRAM的存内计算单元及装置-202210923209.X
- 乔树山;陶皓;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2022-08-02 - 2022-10-21 - G11C11/418
- 本发明涉及一种基于7T SRAM的存内计算单元及装置。该单元中管M1的源极和管M2的源极均接VDD，管M1的漏极、管M3的源极、管M5的漏极、管M2的栅极以及管M6的栅极均与Q`点连接，管M1的栅极、管M5的栅极、管M6的漏极、管M2的漏极、管M4的源极以及管M7的栅极均与Q点连接，管M3的栅极与字线WL连接，管M3的漏极与位线BLB连接，管M4的栅极与字线WL连接，管M4的漏极与位线BL连接，管M5的源极与管M6的源极连接，并接VSS，管M7的漏极接IN端，管M7的源极与位线RBL连接。本发明能够降低存内计算的复杂度并减小存内计算的面积，进而提高存内计算的稳定性。
- 用于高密度SRAM的位线捆扎方案-201711440928.1
- D·R·S·雷迪;V·布林格维加拉加万;V·B·苏里 - 马维尔亚洲私人有限公司
- 2017-12-27 - 2022-10-11 - G11C11/418
- 本公开涉及用于高密度SRAM的位线捆扎方案。本公开涉及一种结构，其包括写入位开关器件，所述写入位开关器件包括位于存储器单元阵列的不同位置处的多个位开关器件，并且被配置为使能使用捆扎位线的在所述存储器单元阵列的选定列上的特定数量的每位线单元处的写入操作。
- 一种SRAM页面操作方法-202210777702.5
- 陈廷仰;廖志洋;谢玉轩 - 禹创半导体（深圳）有限公司
- 2022-07-04 - 2022-09-09 - G11C11/418
- 本发明公开了一种SRAM页面操作方法，涉及SRAM领域，所述SRAM页面操作方法包括以下步骤：步骤1：SRAM上电开始工作；步骤2：SRAM进行页面读取；步骤3：X方向的ADDRESS位置固定；步骤4：Y方向的ADDRESS位置变动在N‑bit变动之后，避免数据改写，与现有技术相比，本发明的有益效果是：本发明Y方向的ADDRESS在N‑bit变动之后，再去做预先充电的动作，在每次ADDRESS变化时完成预先充电的动作，同时达到降低SRAM的操作耗电量。
- 一种基于8T-SRAM单元的电路结构、芯片和模块-202210564062.X
- 戴成虎;刘海涛;彭春雨;赵强;卢文娟;郝礼才;刘立;蔺智挺;吴秀龙;黎轩;高珊 - 安徽大学
- 2022-05-23 - 2022-09-09 - G11C11/418
- 本发明涉及一种基于8T‑SRAM单元的电路结构、芯片和模块。8T‑SRAM单元包括：NMOS晶体管N1～6；PMOS晶体管P1～2。P1、P2和N1、N2交叉耦合，对存储节点Q、QB的数据进行锁存，P1的源极与P2源极电连接到VDD，开启存储节点Q、QB节点对电源通路，N1的源极与N2的源极连接到VSS，开启存储节点Q、QB节点对地通路。存储节点Q与QB通过晶体管N4、N3分别与位线BL和BLB相连，晶体管N3、N4由字线WL控制，字线LCM、RCM通过晶体管N5、N6分别与位线SLB和SL相连，晶体管N5、N6分别由存储节点Q与QB控制。本发明能实现在存储器内部完成比较操作，提高搜索效率。
- 用于选择性地执行隔离功能的半导体器件及其布局替代方法-202210609658.7
- 白尚叶;金兑衡;文大英;徐东旭;李仁学;崔贤洙;宋泰中;崔在承;姜贞明;金训;柳志秀;张善泳 - 三星电子株式会社
- 2017-01-25 - 2022-08-12 - G11C11/418
- 一种半导体设备，包括：基底，其包括沿第一方向延伸的第一有源区域和第二有源区域，第一有源区域和第二有源区域沿垂直于第一方向的第二方向布置；第一栅电极，其在第一有源区域和第二有源区域上沿第二方向延伸；第二栅电极，其在第一有源区域上沿第二方向延伸；第三栅电极，其在第二有源区域上沿第二方向延伸；第一源极区域和第一漏极区域，其位于第一有源区域上，并且位于第一栅电极的两侧；第二源极区域和第二漏极区域，其位于第一有源区域上，并且位于第二栅电极的两侧；第三源极区域和第三漏极区域，其位于第二有源区域上，并且位于第一栅电极的两侧；第四源极区域和第四漏极区域，其位于第二有源区域上，并且位于第三栅电极的两侧；第一导线，其电性连接到第一栅电极；第二导线，其电性连接到第二栅电极、第一源极区域和第二源极区域；第三导线，其电性连接到第三栅电极、第三源极区域和第四源极区域；和第四导线，其电性连接到第一漏极区域、第二漏极区域、第三漏极区域和第四漏极区域，其中，第一电压被提供给第二导线，以及其中，第二电压被提供给第三导线。
- 用于选择性地执行隔离功能的半导体器件及其布局替代方法-202210610664.4
- 白尚叶;金兑衡;文大英;徐东旭;李仁学;崔贤洙;宋泰中;崔在承;姜贞明;金训;柳志秀;张善泳 - 三星电子株式会社
- 2017-01-25 - 2022-08-12 - G11C11/418
- 一种半导体设备，包括：第一有源区域和第二有源区域，其沿第一方向延伸，所述第一有源区域和第二有源区域被设置在基底中；第一栅电极，其沿垂直于第一方向的第二方向延伸，其中，所述第一栅电极在第一有源区域和第二有源区域上连续延伸；第二栅电极，其在第一有源区域上沿第二方向延伸；第三栅电极，其在第一有源区域和第二有源区域上沿第二方向延伸；第一触点，其被设置在第一栅电极的第一侧处的第一有源区域上；第二触点，其被设置在第二栅电极的第二侧处的第一有源区域上；第三触点，其被设置在第一栅电极上；第四触点，其被设置在第二栅电极上；第一导线，其经由第三触点连接到第一栅电极；和第二导线，其与第一触点的部分、第二触点的部分和第四触点的部分重叠，其中，第一电压被提供给第二导线，其中，第二导线的至少一部分沿第一方向延伸，以及第二导线的至少一部分在平面图上与第二栅电极相交。
- 低功耗静态随机存取存储器的存储单元及应用-201910916322.3
- 王昱棋;哈亚军 - 上海科技大学
- 2019-09-26 - 2022-07-05 - G11C11/418
- 本发明提供了一种低功耗新型静态随机存取存储器的存储单元，其特征在于，包括五条字线及四条位线，五条字线分别为字线一、字线二、字线三、字线四及字线5，四条位线分别为位线一、位线二、位线三及位线四。本发明的结构与最先进的技术相比，能耗缩小为原来的24.5％，并具体具有如下优点：利用了cmos沟道电流和栅极电压成正相关的特点，以及用一组模拟电压值作为栅极电压驱动SRAM的结果是，在相同的开启时间中，位线上的电压模拟值代表了乘法的结果。
- 用于选择性地执行隔离功能的半导体器件及其布局替代方法-201710061158.3
- 白尚叶;金兑衡;文大英;徐东旭;李仁学;崔贤洙;宋泰中;崔在承;姜贞明;金训;柳志秀;张善泳 - 三星电子株式会社
- 2017-01-25 - 2022-06-14 - G11C11/418
- 一种半导体器件包括有源区域，所述有源区域在第一方向上延伸；第一晶体管，所述第一晶体管包括布置在所述有源区域上的第一栅电极和第一源极和漏极区域，所述第一源极和漏极区域布置在所述第一栅电极的相对侧处；第二晶体管，所述第二晶体管包括布置在所述有源区域上的第二栅电极和第二源极和漏极区域，所述第二源极和漏极区域布置在所述第二栅电极的相对侧处；以及第三晶体管，所述第三晶体管包括布置在所述有源区域上的第三栅电极和第三源极和漏极区域，所述第三源极和漏极区域布置在所述第三栅电极的相对侧处，并且所述第一栅电极、所述第二栅电极和所述第三栅电极在不同于所述第一方向的第二方向上延伸。所述第二晶体管被配置成基于所述半导体器件的操作模式而接通和断开。
- 一种复用权重的存算一体电路-202111535413.6
- 乔树山;史万武;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2021-12-16 - 2022-05-27 - G11C11/418
- 本发明涉及一种复用权重的存算一体电路，其特征在于，包括：SRAM计算单元阵列；各SRAM计算单元包括存储单元、管T1、管T2、管T3和管T4，计算子模块包括管TN1、管TN2、管TP1、管TP2、耦合电容C1和耦合电容C2，管T1的栅极和管T3的栅极均连接存储单元的第一权重存储点，管T2的栅极和管T4的栅极均连接存储单元的第二权重存储点；耦合电容C1用于实现反输入端的输入与对应第一权重存储点的权重值的同或计算，耦合电容C2用于实现输入端的输入与对应第一权重存储点的权重值的同或计算。本发明提高了存储单元权重的利用率同时降低了权重的读写干扰。
- 混合端口存储器及其工作方法-202011155265.0
- 苏柏青;何超;苏柏松 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2020-10-26 - 2022-05-13 - G11C11/418
- 一种混合端口存储器及其工作方法，所述存储器包括：存储阵列，包括多行多列的存储单元；混合端口包括多个第二地址输入引脚；混合端口所接收的时钟信号的上升沿使得所述第一地址输入引脚上输入的第一地址信号被锁存至所述混合端口存储器且起始所述存储阵列中第一存储单元的写入操作；所述外部时钟信号的上升沿还使得第二地址输入引脚上输入的第二地址信号被锁存至所述混合端口存储器且起始所述存储阵列中第二存储单元的读取操作；所述第二存储单元与所述第一存储单元同行不同列。上述的方案，可以节约存储器的版图占用面积、功率和漏电流损耗，并可以提升读取速度。
- 用于启用/停用SRAM中的突发模式读取的地址检测器-201611025525.6
- 普雷姆库马尔·塞特阿拉曼;维诺德·梅内塞斯 - 德州仪器公司
- 2016-11-15 - 2022-03-15 - G11C11/418
- 本发明涉及一种用于启用/停用SRAM中的突发模式读取的地址检测器。静态随机存取存储器SRAM读取控制器包含第一触发器(402)、第二触发器(404)、及比较器(420)。所述第一触发器(402)经配置以存储指示对布置为行及列的存储单元阵列的第一存储单元的存取请求的第一行地址的第一行地址输入及指示对所述存储单元阵列的第二存储单元的存取请求的第二行地址的第二行地址输入。所述第二触发器(404)经配置以存储所述第一及第二行地址输入。所述比较器(420)经配置以比较所述第一及第二行地址输入并基于所述比较输出控制信号(222)。
- 半导体存储器装置-201610576170.3
- 郑韩蔚;林优镇;宋泰中;郑盛旭;金奎泓 - 三星电子株式会社;延世大学校产学协力团
- 2016-07-20 - 2021-11-30 - G11C11/418
- 提供了一种半导体存储器装置。所述半导体存储器装置包括：存储器单元；感测电路，通过第一位线以及与第一位线不同的第二位线连接到存储器单元，感测电路被构造为感测存储在存储器单元中的数据；以及位线电压控制电路，通过第一位线和第二位线连接到存储器单元，位线电压控制电路被构造为将第一位线预充电到小于电源电压的第一电压并且将第二位线预充电到小于电源电压且与第一电压不同的第二电压。
- 静态存储器及其显示驱动方法-202110947001.7
- 金宗洙;吴水兵 - 晟合微电子（肇庆）有限公司
- 2021-08-17 - 2021-11-19 - G11C11/418
- 本申请公开一种静态存储器及其显示驱动方法。该静态存储器包括静态存储阵列、锁存器、多路复用器和输出电路，锁存器与存储单元的位线连接，并锁存静态图像中第一帧画面的数据，以及维持于读取第一帧画面的数据时的电平状态；多路复用器与锁存器连接，并选定存储该第一帧画面的数据的存储单元；输出电路与多路复用器连接，按照时序输出第一帧画面的数据作为剩余各帧画面的数据。本申请在读取除第一帧画面之外的数据时，无需位线再次预充电，能够降低功耗。
- 被布置成行和列的静态随机存取存储器SRAM单元的阵列-201710160253.9
- 藤原英弘;廖宏仁;潘显裕;陈炎辉 - 台湾积体电路制造股份有限公司
- 2017-03-17 - 2021-10-08 - G11C11/418
- 本揭示提供被布置成行和列的静态随机存取存储器SRAM单元的阵列。第一通信路径被放置在与所述阵列的边缘相距第一距离处且可经操作以控制对所述阵列的第一行的SRAM单元的存取以供写入操作。第二通信路径被放置在与所述阵列的所述边缘相距第二距离处且可经操作以控制对所述阵列的第二行的SRAM单元的存取以供写入操作。所述第二距离不同于所述第一距离。第一导电结构被放置在与所述阵列的所述边缘相距第三距离处且可经操作以控制对所述第一行的所述SRAM单元的存取以供读取操作。第二导电结构被放置在与所述阵列的所述边缘相距所述第三距离处且可经操作以控制对所述第二行的所述SRAM单元的存取以供读取操作。
- 专利分类
