“G11C11/419”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果251个，建议您升级VIP下载更多相关专利

[发明专利]包括多位单元的存储器件及其操作方法-CN202310309016.X在审
发明人：金斗辉;宋政学;李灿昊 -专利权人：三星电子株式会社
申请日： 2023-03-27 - 公布日： 2023-10-27 - 主分类号： G11C11/419 文献下载
摘要：提供了一种包括多位单元的存储器件及其操作方法。所述存储器件包括多个多位单元，其中，所述多个多位单元中的每一个多位单元包括多个位单元和输入电路，所述多个位单元共同地连接到列选择线，分别连接到多条写入字线，并且分别连接到多条读取字线，所述输入电路被配置为：向所述多个位单元提供与将要写入的位相对应的第一信号，其中，所述多个位单元中的每一个位单元包括锁存电路和读取电路，所述锁存电路被配置为：响应于写入字线被激活而接收所述第一信号，并且响应于所述写入字线被去激活或列选择线被去激活而锁存所述第一信号，所述读取电路被配置为：响应于读取字线被激活而将存储在所述锁存电路中的所述第一信号输出到位线。
包括单元存储器件及其操作方法

[发明专利]基于反相器的双节点翻转加固的SRAM单元-CN202310932872.0在审
发明人：闫爱斌;项婧;常杨;崔杰;倪天明;黄正峰 -专利权人：安徽大学
申请日： 2023-07-27 - 公布日： 2023-10-17 - 主分类号： G11C11/419 文献下载
摘要：本发明公开了一种基于反相器的双节点翻转加固的SRAM单元，包括单循环存储模块和六个传输管；单循环存储模块由六个二输入反相器组成，包括第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6；六个传输管包括第一传输管N7、第二传输管N8、第三传输管N9、第四传输管N10、第五传输管N11、第六传输管N12；第一传输管N7、第二传输管N8、第三传输管N9、第四传输管N10、第五传输管N11、第六传输管N12的栅极均作为SRAM单元读写数据的开关，漏极连接位线控制读写的数据，源极分别连接存储模块的存储节点。本发明使用了六个传输管和环形结构，SRAM单元节省读延迟和写延迟，环形结构产生的正反馈循环使SRAM单元从软错误中恢复。
基于反相器节点翻转加固 sram 单元

[发明专利]存储器装置-CN201710201096.1有效
发明人：许国原 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-03-30 - 公布日： 2023-10-13 - 主分类号： G11C11/419 文献下载
摘要：一种存储器装置包括：存储单元，用以存储数据位，所述存储单元包括至少一个读取晶体管，所述至少一个读取晶体管用以当所述数据位被读取时形成放电路径或泄漏路径；导电线，耦合至所述读取晶体管；以及至少一个第一跟踪晶体管，耦合至所述导电线，且用以提供具有第一电流电平的第一电流信号，所述第一电流电平跟踪第二电流信号的第二电流电平，其中所述第二电流信号是在形成所述放电路径及所述泄漏路径中的一者时提供，且其中所述第一电流信号及所述第二电流信号用于确定所述数据位的逻辑状态。
存储器装置

[发明专利]具有提高的写入能力的存储器和设备-CN201780057118.X有效
发明人： P·拉杰;S·K·古普塔;R·萨胡;L·霍拉·瓦克瓦迪 -专利权人：高通股份有限公司
申请日： 2017-08-28 - 公布日： 2023-10-03 - 主分类号： G11C11/419 文献下载
摘要：公开了一种存储器和设备。存储器包括具有多个存储器单元的存储器核芯。存储也包括被配置为辅助写入至存储器核芯的多个存储单元的第一组的第一写入辅助电路。额外地，存储器包括被配置为辅助写入至存储器核芯的多个存储器单元的第二组的第二写入辅助电路。设备包括至少一个处理器。设备也包括存储器阵列。存储器阵列包括具有多个存储器单元的存储器核芯。存储器也包括被配置为辅助写入至存储器核芯的多个存储器单元的第一组的第一写入辅助电路，以及被配置为辅助写入至存储器核芯的多个存储器单元的第二组的第二写入辅助电路。
具有提高写入能力存储器设备

[发明专利]存储器件及其控制器和操作方法-CN201910305549.4有效
发明人：洪显星 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-04-16 - 公布日： 2023-09-19 - 主分类号： G11C11/419 文献下载
摘要：本发明的实施例公开了一种存储器件及其控制器和操作方法。存储器件包括被配置为响应于时钟脉冲对存储器阵列的位线预充电的位线预充电电路。控制器被配置为将时钟脉冲输出至位线预充电电路，并且将第一字线使能信号输出至字线驱动器。第一字线使能信号从时钟脉冲延迟第一延迟时间，并且第二字线使能信号从时钟脉冲延迟第二延迟时间。
存储器件及其控制器操作方法

[发明专利]一种SRAM读写结构及其测试方法-CN202010336927.8有效
发明人：汪雪娇;徐翠芹;赵彤;刘巍 -专利权人：上海华力集成电路制造有限公司
申请日： 2020-04-26 - 公布日： 2023-09-15 - 主分类号： G11C11/419 文献下载
摘要：本发明提供一种SRAM读写结构及其测试方法，第一、第二PMOS和第一至第四NMOS；其中第一PMOS、第一NMOS和第二PMOS、第二NMOS组成两对相互交叉的耦合反相器；第三NMOS通过连接于反相器的输入端Q、第四NMOS通过连接于反相器的输出端QB将SRAM读写结构内部存储的数据与外围电路进行交互；第三NMOS和第四NMOS的背栅分别连接有电压VBG。本发明通过将第三NMOS和第四NMOS的背栅分别接出并施加偏压，通过在测试过程中寻找电学参数的平衡，达到读取操作时第三NMOS的导电能力比第一NMOS差，在写入操作时第四NMOS的导电能力比第二PMOS的导电能力好，实现器件读写能力的协调。
一种 sram 读写结构及其测试方法

[发明专利]单端位线电流感测放大器-CN202180090288.4在审
发明人： S·查克拉博蒂;R·乔希;A·弗里奇;H·怀特 -专利权人：国际商业机器公司
申请日： 2021-12-22 - 公布日： 2023-09-05 - 主分类号： G11C11/419 文献下载
摘要：感测放大器电路包括位线节点、感测节点、以及连接到位线节点和感测节点的反馈电路。反馈电路包括共源共栅连接的晶体管对，共源共栅连接的晶体管对被配置为将位线节点与感测节点上的电压变化的发生隔离。
单端位线电流感放大器

[发明专利]一种9T2M的nvSRAM单元、模式切换电路以及非易失性存储电路-CN202310687758.6有效
发明人：周永亮;韦一鸣;杨震;周子璇;彭春雨;戴成虎;郝礼才;李鑫;蔺智挺;吴秀龙 -专利权人：安徽大学
申请日： 2023-06-12 - 公布日： 2023-09-01 - 主分类号： G11C11/419 文献下载
摘要：本发明属于集成电路技术领域，具体涉及一种9T2M的nvSRAM单元、模式切换电路以及非易失性存储电路。nvSRAM单元包括PMOS管P1~P4，NMOS管N1~N5，以及磁隧穿结MTJ1和MTJ2，其中，P1、P2、N1、N2、N4、N5构成6T单元，其余构成NVM。NVM中，MTJ1正向接存储节点Q，反向接N3和P3的源极；MTJ2正向接存储节点QB，反向接N3和P4的源极。P3和P4的漏极接小电源VDD2；P3和P4的栅极接第一控制信号；N3的栅极接第二控制信号。模式切换电路包括两个反向器，两个与门，一个或门。本发明解决了现有电路无法在可靠性、高速性能和低功耗等指标方面实现平衡的问题。
一种 t2m nvsram 单元模式切换电路以及非易失性存储

[发明专利]模拟数字接口SRAM结构-CN201780053154.9有效
发明人：金昌贤;朴俊荣 -专利权人：智芯（广东）半导体智能科技有限公司
申请日： 2017-07-04 - 公布日： 2023-08-18 - 主分类号： G11C11/419 文献下载
摘要：本发明是在已存SRAM的IO回路和位线构造基础上，改进了开关的构造而使储存的数字数据解读成模拟数据，并可以把模拟数据变换成数字数据而储存的模拟数字接口SRAM结构，为了能够各自选择竖向本地存储单元而存在的一侧的位线和对侧的位线进行均匀分配的位元开关在位线上形成的存储单元数组，一边选择横向本地存储单元，同时选择竖向复数的本地存储单元，能够进行多重访问的多重译码器和把从外部输入的模拟数据变换成数字数据并且使之存储在本地存储单元，把在本地存储单元储存的数字数据变换成模拟数据且构成使之能够输出到外部的输入输出回路。根据本发明即使没有DAC和ADC，模拟数据也能在SRAM上使用或者解读，可以减少根据变换过程而消耗的能量。
模拟数字接口 sram 结构

[发明专利]用于静态随机存取存储器（SRAM）的写入方案-CN201910061789.4有效
发明人：胡晓莉;赵薇;浦浩 -专利权人：马维尔亚洲私人有限公司
申请日： 2019-01-23 - 公布日： 2023-08-15 - 主分类号： G11C11/419 文献下载
摘要：本发明涉及用于静态随机存取存储器(SRAM)的写入方案。本公开涉及一种包括写入驱动器电路的结构，该写入驱动器电路被配置为驱动真位线侧和补位线侧两者向上至电源以及向下至接地，使得真位线侧和补位线侧中的一者被驱动至接地，并且在真位线侧和补位线侧中的一者被驱动至接地的同时且在真位线和补位线中的一者的低于电源的电平的预充电之前，使得真位线侧和补位线侧中的另一者被驱动到高电平。
用于静态随机存取存储器 sram 写入方案

[发明专利]一种SRAM存储单元、SRAM存储器以及数据存储方法-CN202110195016.2有效
发明人：李博;苏泽鑫;宿晓慧;刘凡宇;黄杨;罗家俊;韩郑生 -专利权人：中国科学院微电子研究所
申请日： 2021-02-19 - 公布日： 2023-08-08 - 主分类号： G11C11/419 文献下载
摘要：本发明公开一种SRAM存储单元、SRAM存储器以及数据存储方法，属于半导体领域。以使SRAM存储单元中的存储数据在两个节点之间不断交换，均衡老化问题，消除阈值失配。SRAM存储单元包括主电路和从属电路。主电路包括交叉耦合的第一反相器和第二反相器，第一反相器的输入端和第二反相器的输出端串接有第一选通管。从属电路包括依次连接的第二选通管、第三反向器和第三选通管。第二选通管和第三选通管通过第一反相器的输入端，与主电路电连接。在一个周期内，第一选通管、第二选通管以及第三选通管上施加的控制信号由第一控制信号转变为第二控制信号，SRAM存储单元的存储节点的存储数据发生翻转。
一种 sram 存储单元存储器以及数据方法

[发明专利]包括写入辅助电路的存储器件-CN201810311688.3有效
发明人：白尚叶;李仁学;韩相信;金兑衡;崔在承;朴城贤;崔贤洙 -专利权人：三星电子株式会社
申请日： 2018-04-09 - 公布日： 2023-08-08 - 主分类号： G11C11/419 文献下载
摘要：一种存储器件包括：第一写入辅助电路，向与第一位线对连接的第一存储单元提供单元电压或写入辅助电压；第一写入驱动器，通过所述第一位线对向所述第一存储单元提供写入数据；第二写入辅助电路，向与第二位线对连接的第二存储单元提供所述单元电压或所述写入辅助电压；以及第二写入驱动器，通过所述第二位线对向所述第二存储单元提供写入数据。所述第一写入辅助电路和所述第二写入辅助电路中的一个响应于列选择信号来提供所述写入辅助电压，并且所述第一写入辅助电路和所述第二写入辅助电路中的另一个响应于所述列选择信号来提供所述单元电压，其中，所述列选择信号用于从所述第一写入驱动器和所述第二写入驱动器当中选择一个提供写入数据的写入驱动器。
包括写入辅助电路存储器件

[发明专利]具有均匀写入特性的静态随机存取存储器装置-CN201711273558.7有效
发明人：朴仁圭;李仁学;李灿昊;崔在承 -专利权人：三星电子株式会社
申请日： 2017-12-06 - 公布日： 2023-08-01 - 主分类号： G11C11/419 文献下载
摘要：本申请公开了一种静态随机存取存储器装置，包括：排列成行和列的多个存储器单元；写入驱动器，其配置为在写入操作中将对应于写入数据的位线电压施加至在所述多个存储器单元的列方向上延伸的位线；以及子电力线，其配置为在写入操作中将单元驱动电压传输至所述多个存储器单元，在平行于所述位线的方向上延伸，并包括第一节点和第二节点。将所述单元驱动电压施加至所述子电力线的第一节点，并且所述子电力线的第一节点与所述写入驱动器的输出节点在所述多个存储器单元的行方向上对齐。
具有均匀写入特性静态随机存取存储器装置

[发明专利]组对组数据传送-CN201880031779.X有效
发明人： P·V·莱亚;T·A·曼宁 -专利权人：美光科技公司
申请日： 2018-05-09 - 公布日： 2023-07-28 - 主分类号： G11C11/419 文献下载
摘要：本公开包含用于组对组数据传送的设备和方法。实例设备包含存储器单元的多个组、经配置以在所述多个组与外部总线接口之间传送数据的内部总线，和经配置以在所述多个组之间传送数据的组对组传送总线。
数据传送

[发明专利]一种亚阈区低功耗存算一体CMOS电路结构-CN202011260920.9有效
发明人：胡绍刚;雷谕霖;周桐;邓阳杰;刘洋;于奇 -专利权人：电子科技大学
申请日： 2020-11-12 - 公布日： 2023-07-18 - 主分类号： G11C11/419 文献下载
摘要：本发明属于计算机架构技术领域，具体来说是涉及一种亚阈区低功耗存算一体CMOS电路结构。本发明是MOSFET工作在亚阈区时的电流‑电压指数关系，使单个MOSFEET在不同的源漏电压VDS、栅源电压VGS下，输出不同大小的源漏电流IDsub，从而实现低功耗设计的同时完成源漏电压VDS与栅源电压VGS在电流模式下的加法运算。在6T SRAM的单比特存储模块结构的基础上，增加运算模块用于运算实现，增加读取控制模块用于运算结果的选择性读取。运算模块中有电流模式单管加法器等运算单元结构，根据亚阈区下电流‑电压所具有的指数关系,通过输入特定的Vin使其输出不同大小的电流。相比于传统的SRAM存储单元，在保持单元结构面积小的同时，使得数据在存储的同时可进行运算，实现了存算一体的功能。
一种亚阈区低功耗一体 cmos 电路结构

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
下一页»
尾页
共 251 条