“D·K·加纳丹”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]基于位单元架构的存内计算-CN202211231850.3在审
发明人： H·拉瓦特;D·K·加纳丹;P·库玛;N·乔拉;M·阿尤蒂亚瓦斯 -专利权人：意法半导体国际有限公司
申请日： 2022-09-30 - 公布日： 2023-04-07 - 主分类号： G06N3/063 文献下载
摘要：本公开的实施例涉及基于位单元的架构的存内计算。存储器阵列包括多个位单元，多个位单元被布置为与多个列相交的位单元行的集合。存储器阵列还包括多个存内计算(IMC)单元，多个存内计算(IMC)单元被布置为与存储器阵列的多个列相交的IMC单元行的集合。存储器阵列的IMC单元中的每个IMC单元包括具有锁存器、写位线和互补写位线的第一位单元，和具有锁存器、写位线和互补写位线的第二位单元，其中第一位单元的写位线被耦合到第二位单元的互补写位线，并且第一位单元的互补写位线被耦合到第二位单元的写位线。
基于单元架构计算

[发明专利]具有链接的源电压供应调制的串行字线激励-CN202210805282.7在审
发明人： H·拉瓦特;D·K·加纳丹;P·库玛;N·乔拉;M·阿尤蒂亚瓦斯 -专利权人：意法半导体国际有限公司
申请日： 2022-07-08 - 公布日： 2023-01-13 - 主分类号： G11C11/418 文献下载
摘要：本公开的实施例涉及具有链接的源电压供应调制的串行字线激励。SRAM单元通过位线按列连接，并且通过耦合到SRAM单元的第一和第二数据存储侧的第一和第二字线按行连接。首先并行地激励第一字线，然后分别在存储器内计算操作的第一和第二阶段并行地激励第二字线。处理第一和第二阶段中的位线电压以生成存储器内计算操作决策。SRAM单元的低供应节点参考电压被选择性地调制在接地电压和负电压之间。在第二阶段期间，第一数据存储侧接收负电压，第二数据存储侧接收接地电压。相反，在第一阶段期间，第二数据存储侧接收负电压，而第一数据存储侧接收接地电压。
具有链接电压供应调制串行激励

[发明专利]用于存储器内计算操作的自适应体偏置管理-CN202210805312.4在审
发明人： H·拉瓦特;D·K·加纳丹;P·库玛;N·乔拉;M·阿尤蒂亚瓦斯 -专利权人：意法半导体国际有限公司
申请日： 2022-07-08 - 公布日： 2023-01-13 - 主分类号： G11C11/412 文献下载
摘要：本公开的实施例涉及用于存储器内计算操作的自适应体偏置管理。存储器内计算电路包括具有SRAM单元的存储器阵列，SRAM单元通过字线按行连接并且通过位线按列连接。每个SRAM单元中的晶体管的体偏置节点由调制体偏置电压偏置。行控制器电路同时并行激励字线以用于存储器内计算操作。列处理电路处理响应于同时激励而在位线上生成的模拟电压，以生成用于存储器内计算操作的判决输出。电压生成器电路在同时激励期间将调制体偏置电压从非负电压电平切换到负电压电平。根据集成电路处理和/或温度条件来调整负电压电平，以便优化针对不希望的存储器单元数据翻转的保护。
用于存储器计算操作自适应偏置管理

[发明专利]用于静态随机存取存储器的温度补偿读取辅助电路-CN201710250231.1有效
发明人： D·K·加纳丹;A·库玛;H·乔拉;P·K·维玛 -专利权人：意法半导体国际有限公司
申请日： 2017-04-17 - 公布日： 2020-11-10 - 主分类号： G11C11/419 文献下载
摘要：公开了用于静态随机存取存储器的温度补偿读取辅助电路。存储器电路包括：字线；存储器单元，这些存储器单元连接至该字线；以及字线驱动器电路，该字线驱动器电路包括p沟道上拉晶体管。该存储器电路进一步包括读取辅助电路，该读取辅助电路包括n沟道下拉晶体管和n沟道二极管接法晶体管，其中，该n沟道下拉晶体管具有连接在该字线与接地节点之间的源漏路径，该n沟道二极管接法晶体管具有连接在正电源节点与该n沟道下拉晶体管的栅极端子之间的源漏路径。该n沟道二极管接法晶体管被配置成用于向该n沟道下拉晶体管的该栅极端子施加偏置电压，该偏置电压对于相对较低的温度而言是相对较低的电压并且对于相对较高的温度而言是相对较高的电压。
用于静态随机存取存储器温度补偿读取辅助电路

[实用新型]存储器电路-CN201720404815.5有效
发明人： D·K·加纳丹;A·库玛;H·乔拉;P·K·维玛 -专利权人：意法半导体国际有限公司
申请日： 2017-04-17 - 公布日： 2018-04-17 - 主分类号： G11C11/409 文献下载
摘要：一种存储器电路，该存储器电路包括字线；存储器单元，这些存储器单元连接至该字线；以及字线驱动器电路，该字线驱动器电路包括p沟道上拉晶体管。该存储器电路进一步包括读取辅助电路，该读取辅助电路包括n沟道下拉晶体管和n沟道二极管接法晶体管，其中，该n沟道下拉晶体管具有连接在该字线与接地节点之间的源漏路径，该n沟道二极管接法晶体管具有连接在正电源节点与该n沟道下拉晶体管的栅极端子之间的源漏路径。该n沟道二极管接法晶体管被配置成用于向该n沟道下拉晶体管的该栅极端子施加偏置电压，该偏置电压对于相对较低的温度而言是相对较低的电压并且对于相对较高的温度而言是相对较高的电压。
存储器电路