[发明专利]具有使用基于组件的功能进行的动态校准的存储器子系统在审
| 申请号： | 201980035499.0 | 申请日： | 2019-05-20 |
| 公开（公告）号： | CN112166472A | 公开（公告）日： | 2021-01-01 |
| 发明（设计）人： | 杰拉尔德·L·卡德洛尼;B·A·利卡宁;V·莫斯基亚诺 | 申请（专利权）人： | 美光科技公司 |
| 主分类号： | G11C16/28 | 分类号： | G11C16/28;G11C29/02 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 王龙 |
| 地址： | 美国爱*** | 国省代码： | 暂无信息 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 一种系统包含存储器电路系统，其经配置以接收命令且响应于所述命令：基于使用第一读取电压读取一组存储器单元产生第一读取结果；及基于使用第二读取电压读取所述一组存储器单元产生第二读取结果，其中：所述第一读取电压及所述第二读取电压单独与最初经指派以读取所述一组存储器单元的读取电平电压相关联，且所述第一读取结果及所述第二读取结果用于校准所述读取电平电压。 | ||
| 搜索关键词： | 具有 使用 基于 组件 功能 进行 动态 校准 存储器 子系统 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美光科技公司，未经美光科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201980035499.0/，转载请声明来源钻瓜专利网。
- 上一篇：标识位置估计所关注的波束
- 下一篇：衣服
- 同类专利
- 用于管理非易失性存储器装置中的漂移的分界电压的确定-201780053281.9
- B.夸尔巴赫;Z.S.郭;C.F.康奈尔;P.希利尔;J.W.赖登 - 英特尔公司
- 2017-08-29 - 2023-06-16 - G11C16/28
- 在将非易失性存储器装置下电之前，将预定模式的位写到非易失性存储器装置。对非易失性存储器装置施加多个电压以便确定多个电压中的哪个电压允许以最少量的错误读预定模式的位。将确定的电压设置成用于从非易失性存储器装置进行读的分界电压。
- 非易失性存储器架构及芯片-202111322807.3
- 薛柏林;周泉;陈斌;许灵达;田康迪 - 上海复旦微电子集团股份有限公司
- 2021-11-09 - 2023-05-12 - G11C16/28
- 本发明提供一种非易失性存储器架构、芯片，非易失性存储器架构包括：第一存储电路、第二存储电路、以及读出灵敏放大器；第一存储电路和第二存储电路具有相同结构，包括：存储阵列、行选择电路、列解码电路、列选择开关电路、锁存器；第一存储电路中存储阵列位于第一衬底中，第二存储电路中存储阵列位于第二衬底中；第一衬底和第二衬底是物理上分开的两个不同的阱；第一存储电路和第二存储电路中存储单元连接不同的位线，并且一一对应；读出灵敏放大器通过逻辑开关与位线连接，用于在与其相连的位线被选中时，读取选中存储单元中的数据。该非易失性存储器可以在差分模式和单端模式之间任意切换，满足不同的应用需求。
- 用于闪存存储器系统的低功率操作-202210427606.8
- H.V.特兰;A.莱伊;T.吴;H.Q.阮;V.T.阮 - 硅存储技术公司
- 2016-04-26 - 2022-07-08 - G11C16/28
- 本发明涉及一种用于闪存存储器系统中的低功率操作的电路和方法。在选择解码电路路径的所公开实施方案中，在省电或关闭模式期间使用上拉电路和下拉电路在某些输出节点处保存值，从而允许主电源关闭，同时仍然保持所述值。
- 感测放大器-201710031420.X
- 乔恩·斯科特·乔伊 - 恩智浦美国有限公司
- 2017-01-17 - 2022-06-21 - G11C16/28
- 在非易失性存储器中，执行感测操作以读取非易失性(NV)元件的方法包括第一阶段和第二阶段。在所述第一阶段期间，经由感测路径晶体管将所述NV元件耦合到放大器级的第一输入端处的第一电容性元件且经由参考感测路径晶体管将参考单元耦合到所述放大器级的第二输入端处的第二电容性元件。在所述第二阶段期间，经由所述感测路径晶体管将所述NV元件耦合到所述第二电容性元件且经由所述参考感测路径晶体管将所述参考单元耦合到所述第一电容性元件。在所述第一阶段期间，分别将所述第一电容元件和第二电容元件初始化为表示所述NV元件和参考单元的状态的电压。在所述第二阶段期间，将所述两个电压之间的电压差分放大。
- 用于闪存存储器系统的低功率操作-201680031307.5
- H.V.特兰;A.莱伊;T.吴;H.Q.阮;V.T.阮 - 硅存储技术公司
- 2016-04-26 - 2022-04-29 - G11C16/28
- 本发明涉及一种用于闪存存储器系统中的低功率操作的电路和方法。在选择解码电路路径的所公开实施方案中，在省电或关闭模式期间使用上拉电路和下拉电路在某些输出节点处保存值，从而允许主电源关闭，同时仍然保持所述值。
- 用于SONOS单元的灵敏放大器电路-201811144147.2
- 傅俊亮 - 上海华虹宏力半导体制造有限公司
- 2018-09-29 - 2021-08-24 - G11C16/28
- 本发明公开了一种用于SONOS单元的灵敏放大器电路，包括：三个PMOS晶体管、三个NMOS晶体管、一压控电流源、一电容、一反相器、一缓冲器和一钳位电位fd产生电路组成；fd产生电路由一电流源、两个NMOS晶体管、一电阻和一二极管；第一电流源的一端与电源电压端vpwr连接，另一端与第四NMOS晶体管的栅极、第五NMOS晶体管的栅极和漏极相连接并作为fd电位输出端；第五NMOS晶体管的源极与第一电阻的一端连接，第一电阻的另一端与第一二极管的输入端连接，二极管的输出端接地；第四NMOS晶体管的漏极、源极和衬底接地。本发明还公开了一种用于所述灵敏放大器电路的钳位电位产生电路。本发明能够增加SONOS E单元低温的读裕量。
- 低功耗EEPROM存储器-202110292161.2
- 王德明 - 华南师范大学
- 2021-03-18 - 2021-06-29 - G11C16/28
- 本发明公开了一种低功耗EEPROM存储器，包括存储单元、电荷泵模块、第一开关管、第二开关管和反相器。存储单元的第二端用于输出存储单元所存储的比特信号，电荷泵模块的输出端与存储单元的栅极连接，第一开关管的第一端用于连接高电平，第一开关管的控制端用于接收读使能信号，第二开关管的第一端与第一开关管的第二端连接，第二开关管的第二端与各存储单元的第二端连接，反相器的输入端与第二开关管的第二端连接。本发明中的读取电路以串行信号读取数据，可以大幅降低功耗，读取电路基于阈值电压检测机制工作，因此不需要使用基准源和运算放大器，可以有效降低读取电路的面积和功耗。本发明广泛应用于存储器技术领域。
- 提高灵敏放大器读取可靠性方法、装置、存储介质和终端-202011589852.0
- 王小光;唐维强;刘梦;吴彤彤 - 深圳市芯天下技术有限公司
- 2020-12-29 - 2021-03-23 - G11C16/28
- 本发明公开了一种提高灵敏放大器读取可靠性方法、装置、存储介质和终端，通过为灵敏放大器的参考电流叠加一路附加电流，所述附加电流和与处于读状态的存储单元位于同一位线上的其他存储单元施加0V时产生的电流之和同增同减，这样，参考电流与处于读状态的存储单元的偏置电流的差值是固定的，不会随温度的变化而变化，使得灵敏放大器在不同温度下的可靠性明显得到提高，从而提高了NOR Flash整体的可靠性。
- 具有使用基于组件的功能进行的动态校准的存储器子系统-201980035499.0
- 杰拉尔德·L·卡德洛尼;B·A·利卡宁;V·莫斯基亚诺 - 美光科技公司
- 2019-05-20 - 2021-01-01 - G11C16/28
- 一种系统包含存储器电路系统，其经配置以接收命令且响应于所述命令：基于使用第一读取电压读取一组存储器单元产生第一读取结果；及基于使用第二读取电压读取所述一组存储器单元产生第二读取结果，其中：所述第一读取电压及所述第二读取电压单独与最初经指派以读取所述一组存储器单元的读取电平电压相关联，且所述第一读取结果及所述第二读取结果用于校准所述读取电平电压。
- 用于闪速存储器系统的低功率感测放大器-201511030454.4
- X.钱;X.Y.皮;K.M.岳;Q.饶;L.卞 - 硅存储技术公司
- 2015-12-31 - 2020-11-10 - G11C16/28
- 本发明公开了在闪速存储器系统中使用的低功率感测放大器的多个实施例。在一些实施例中，可通过选择性地将一条或多条位线附接到所述感测放大器来调整所述感测放大器上的负载，其中所述一条或多条位线每条均耦接到外部存储器单元。
- 用于读取闪存存储器单元中的数据的改善的读出放大器电路-201880051787.0
- H·V·特兰;A·李;T·乌;S·洪 - 硅存储技术股份有限公司
- 2018-07-09 - 2020-04-10 - G11C16/28
- 本发明公开了用于读取闪存存储器单元中的数据的改善的读出放大器电路的多个实施方案。这些实施方案各自将来自数据块的电流或电压测量值与参考块进行比较，以确定存储在数据块中的选择的存储器单元中的值。使用一个或多个局部增压电路允许实施方案利用比现有技术读出放大器电路更低的工作电压，从而引起功耗降低。
- 一种差分快速读取电路、存储芯片及存储器-201822139549.5
- 张登军;马亮;查小芳;赵士钰;刘大海;杨小龙;安友伟;李迪;张亦锋;逯钊琦 - 珠海博雅科技有限公司
- 2018-12-19 - 2019-08-16 - G11C16/28
- 本实用新型公开了一种差分快速读取电路、存储芯片及存储器，基于差分比较器输出0或1的思路，将存储单元的存储内容是0或1结合起来，通过PCH和锁存控制信号，在PCH信号高电平的T1时间内充能两条位线控制端，在锁存信号高电平的T2时间内控制两条位线控制端进行任一端放电，以此作为差分主电路的两个输入，由于差分电路的特性，能够实现两个输入信号的高速判断，从而快速输出存储单元的内容。
- 一种提高漏极电压稳定性的电路、存储芯片及存储器-201811547433.3
- 马亮;李建球;安友伟;余作欢;杨小龙;刘大海;张登军;张亦锋;李迪;逯钊琦 - 珠海博雅科技有限公司
- 2018-12-17 - 2019-04-05 - G11C16/28
- 本发明公开了一种提高漏极电压稳定性的电路、存储芯片及存储器，包括三个模块，一个是电流转电压的电路，一个是差分比较器的电路，还有一个是基准电压生成电路，本发明为了确保读取操作中的漏极电流转换成电压的时候不受外界因素影响，设置了一级差分比较器以及用于做比对的基准电压，基准电压是带隙基准电压源经过调整后产生，将原先的读取操作转换而来的电压和基准电压作为两个输入端输入到一级差分比较器中，从而得到判断结果，保证了输出电压值不会发生较大的偏差，因此输出电压值不随Vcc电压、温度、工艺角的变化而变化。
- 一种差分快速读取电路、存储芯片及存储器-201811559691.3
- 张登军;马亮;查小芳;赵士钰;刘大海;杨小龙;安友伟;李迪;张亦锋;逯钊琦 - 珠海博雅科技有限公司
- 2018-12-19 - 2019-03-19 - G11C16/28
- 本发明公开了一种差分快速读取电路、存储芯片及存储器，基于差分比较器输出0或1的思路，将存储单元的存储内容是0或1结合起来，通过PCH和锁存控制信号，在PCH信号高电平的T1时间内充能两条位线控制端，在锁存信号高电平的T2时间内控制两条位线控制端进行任一端放电，以此作为差分主电路的两个输入，由于差分电路的特性，能够实现两个输入信号的高速判断，从而快速输出存储单元的内容。
- 用于低功率闪存存储器的电压模式感测-201380020309.0
- K·K·沃尔什;P·B·帕特森;G·W·本顿;J·D·威尔金森 - 美敦力公司
- 2013-03-01 - 2018-01-12 - G11C16/28
- 电可擦除闪存存储器具有包括至少一行(24，44)存储器单元(10，30)的存储器阵列(50)。每个存储器单元具有数据状态。电压感测电路(54)选择性地耦合至存储器单元中的单独存储器单元并且配置成采用偏置电流和偏置电阻中的至少一个来偏置它们以读取所选单独存储器单元的数据状态。参考位线(66)向感测电路(54)提供所选位线(26)上的数据可被精确读取的指示。
- 用在先进纳米闪速存储器装置中的改进的晶体管设计-201480007677.6
- H.Q.阮;H.V.特兰;A.利;T.吴 - 硅存储技术公司
- 2014-01-15 - 2017-12-12 - G11C16/28
- 公开了用在先进纳米闪速存储器装置中的针对感测电路的改进的PMOS和NMOS晶体管设计。
- 电可擦除可编程只读存储器的控制方法-201310386339.5
- 顾靖 - 上海宏力半导体制造有限公司
- 2013-08-29 - 2013-12-18 - G11C16/28
- 本发明提供了一种电可擦除可编程只读存储器的控制方法，包括：通过对存储器单元的控制栅、源极、漏极以及与该存储器单元相连的字线分别施加第一电压、第二电压、第三电压和第四电压以实现擦除操作；其中，擦除操作时对未选中的存储器单元下面的衬底区域均施加一附加电压，所述附加电压的极性与所述第一电压的极性相反。在本发明提供的电可擦除可编程只读存储器中，通过在未选中的存储器单元的衬底区域上施加一附加电压，使得所述附加电压耦合到未选中的存储器单元上，抵消了部分因控制栅施加的电压所产生的耦合作用，从而避免了在对选中的存储器单元进行擦除操作的同时对其他的存储器单元造成的串扰。
- 专用闪存参考单元-200980128241.1
- 马克.穆林;伊兰.沙伦 - 桑迪士克以色列有限公司
- 2009-04-26 - 2011-06-15 - G11C16/28
- 在包括在多条位线和多条字线中组织的单元的非易失性存储器中，用户数据存储在两条字线中的每条各自的部分中。控制信息存储在位线之一和两条字线之一共用的单元中。该位线和另一字线共用的单元用作参考单元。询问包括多个主单元和多个备用单元的闪存以确定哪些备用单元已经被用来替代各自的主单元，至少一些其他备用单元用作参考单元。
- 改进的氮化硅非易失存储器及其实现方法-200910055942.9
- 杜雪峰;罗双菊;王永刚;常建光 - 中芯国际集成电路制造(上海)有限公司
- 2009-08-05 - 2011-03-23 - G11C16/28
- 本发明公开了一种读取氮化硅非易失存储器的字线数据位电平状态11的方法，包括如下步骤：预先测量得到氮化硅非易失存储器NROM上每个字线电平状态11的低电平最大阈值VTLH；根据预先测量得到的VTLH选择该字线对应的栅电压，所述栅电压使得所述字线的VTLH与电平状态11的参考值Ref11的差值为预先设定的固定值，并将字线对应的栅电压施加到所述字线上，并读取所述字线数据位的数据。本发明还公开了一种改进的氮化硅非易失存储器。本发明方案能够极大提高读取字线数据位电平状态11的成功率。
- 非易失性存储器件及其读取方法-201010213705.3
- 朴镇寿 - 海力士半导体有限公司
- 2010-06-30 - 2011-01-05 - G11C16/28
- 本发明提供一种非易失性存储器件及其操作方法，其中，读出编程至第二存储单元中的数据，并根据从第二存储单元读出的数据，来读取与第二存储单元相邻的第一存储单元。
- 感测NAND快闪中的存储器单元-200880111715.7
- 弗朗姬·F·鲁帕尔瓦尔;维沙尔·萨林 - 美光科技公司
- 2008-10-01 - 2010-09-08 - G11C16/28
- 本发明描述一种模拟电压NAND架构非易失性存储器数据读取/检验过程及电路，其利用源极随耦器电压感测来感测非易失性单元中的模拟电压。在源极随耦器感测或读取操作中，通过向源极线施加升高的电压、将升高的通过电压(Vpass)置于NAND架构快闪存储器阵列的NAND串中的未选单元的栅极上以将所述栅极置于通过贯通操作模式中以及向选定单元的栅极施加读取栅极电压(Vg)来读取所述串中的单元的经编程阈值电压。所述选定存储器单元起源极随耦器的作用以将经耦合的位线上的电压设定为所述读取栅极电压减去所述单元的阈值电压(Vg-Vt)，从而允许对所述单元的电压进行直接感测或取样。
- 用于电可擦除可编程只读存储器的灵敏放大器及实现方法-200810043634.X
- 王楠;李兆桂;姚翔;王梓;徐亮 - 上海华虹NEC电子有限公司
- 2008-07-17 - 2010-01-20 - G11C16/28
- 本发明公开了一种用于电可擦除可编程只读存储器的灵敏放大器，包括基准电流产生电路，用于给灵敏放大器主体电路提供温度系数可以设定的基准电流；和主体电路，用于比较基准电流和存储单元电流，区分0存储单元和1存储单元。本发明还公开了灵敏放大器的实现方法，包括增加电流基准电路，采用不同比例混合正比绝对温度电流与恒定电流的方式，产生正温度系数、负温度系数或零温度系数的基准电流输入主体电路；在主体电路偏置电流的镜像支路中加入存储单元选择管，以构成源极抑制电路，从而使偏置电流随着电源电压和工艺变化而变化，起到了增益补偿作用。本发明的灵敏放大器具备工艺、电源电压和温度的自动补偿，且具有动态高速的性能。
- 非易失性存储装置中的检测方法及读取系统-200910137272.5
- 若尔-安德里安·瑟尼;李彦 - 桑迪士克股份有限公司
- 2003-09-23 - 2009-12-30 - G11C16/28
- 源极线偏压是一种由读取/写入电路的接地环路中的非零电阻引入的误差。在检测过程中，一存储单元的控制栅极电压会被一所述电阻两端的电压降错误地偏置。该误差会在流经接地环路的电流减小时得以最小化。一种用于降低源极线偏压的方法是通过具有多遍式检测特性和技术的读取/写入电路来实现。在并行检测一页存储单元时，每一遍均有助于识别并关断那些导电电流高于一给定分界电流值的存储单元。详言之，在已完成当前遍中的所有检测后关断所识别出的存储单元。通过这种方式，使关断作业不会干扰检测作业。由于通过消除较高电流单元的贡献而使总电流量得以显著降低，因此后续各遍检测将更小地受到源极线偏压的影响。在另一个检测改良方面中，使用一参考检测放大器来控制多个检测放大器，以降低其对电源及环境变化的依赖性。
- 读取非易失性存储装置中的数据的方法-200810131219.X
- 朴镇寿 - 海力士半导体有限公司
- 2008-08-01 - 2009-12-02 - G11C16/28
- 根据本发明，提供一种读取非易失性存储装置中的数据的方法，该方法补偿根据温度变化的读取/验证结果中的变化。该方法包括感测存储单元的温度，根据感测的温度设置位线感测信号的第一电压和第二电压，根据设置的第一电压对位线预充电，基于用于读取操作的存储单元是否被编程估计位线的电压水平的变化，根据设置的第二电压感测存储单元的数据。即使温度变化该方法也可连续地读取/验证数据。
- 用于存储单元的自适应读写系统和方法-200780041025.4
- 杨雪石;格雷戈里·伯德 - 马维尔国际贸易有限公司
- 2007-11-05 - 2009-09-16 - G11C16/28
- 本发明公开了一种自适应存储器读写系统和方法，其可以适应例如因存储单元的重复循环操作的有害影响而引起的存储单元的阈值电压分布的改变。该新系统可以至少包括多电平存储单元以及被可操作地耦合到多电平存储单元的计算模块，多电平存储单元可以是多电平闪存单元。计算模块可以被配置用于至少部分基于多电平存储单元的电平分布的估计中间值和标准偏差值来计算最优或近似最优中间值和检测阈值。计算模块计算出的最优或近似最优中间值和检测阈值可以随后被分别用于辅助向多电平存储单元写入数据和从多电平存储单元读取数据。
- 非易失性半导体存储装置-200910006841.2
- 宇都宫文靖 - 精工电子有限公司
- 2009-02-23 - 2009-08-26 - G11C16/28
- 本发明提供存储单元的读出速度快的非易失半导体存储装置。其构成为：微小电流源105被连接在将存储单元101的漏极电压箝位的箝位用NMOS晶体管102上，在箝位用NMOS晶体管102中流入微小电流。存储单元101中无电流流入时，箝位用NMOS晶体管102中流入微小电流，从而防止存储单元101的漏极电压上升。箝位用NMOS晶体管102的偏置电压BIAS能够设得较高，存储单元101的漏极电压也变高，因此，存储单元101的电流值变大，读出放大器电路104的电流感测速度提高。
- 具有单元群体分布辅助的读取容限的存储器-200780035306.9
- 卡洛斯·J·冈萨雷斯;丹尼尔·C·古特曼 - 桑迪士克股份有限公司
- 2007-09-20 - 2009-08-26 - G11C16/28
- 本发明呈现一种存储器，其在所存储状态分布被降级时使用数种技术来提取其存储元件的数据内容。如果所述所存储状态分布已降级，则使用经修改的读取条件来执行对存储器单元的次级评估。基于这些补充评估的结果，存储器装置确定用以最佳地决定所存储数据的读取条件。
- 电可擦除可编程只读存储器单元及其形成和读取方法-200810214917.6
- 李龙圭;韩晶昱;田喜锡;文正护;河成烨 - 三星电子株式会社
- 2008-08-28 - 2009-03-04 - G11C16/28
- 本发明公开一种电可擦除可编程只读存储器(EEPROM)单元及其形成和读取方法。在读取EEPROM单元中的数据的方法中，用于读取的位线电压被施加到包括存储器晶体管和选择晶体管的EEPROM单元。第一电压被施加到存储器晶体管的感测线。大于第一电压的第二电压被施加到选择晶体管的字线。将通过EEPROM单元的电流与预定的参考电流对比，以读取存储在EEPROM单元中的数据。EEPROM单元的单元接通电流在擦除状态中会增加，单元中的数据可以被容易地区分。
- 非易失性存储器件及读取存储单元的方法-200810135688.9
- 爱德华多·马彦;盖伊·科亨;博阿兹·埃坦 - 赛芬半导体有限公司
- 2008-07-09 - 2009-01-14 - G11C16/28
- 一种非易失性器件和操作该器件的方法，其包括根据不同存储单元组的阈值电压分布的变化改变用于读取一组存储单元的读取参考电平。该改变步骤可以包括确定与非易失性存储器单元阵列的一组存储单元相关的历史单元的历史读取参考电平以及将感测到的逻辑状态分布与存储的逻辑状态分布进行比较。
- 非易失性存储器件及其编程和读取方法-200810125981.7
- 李承宰;蔡东赫;姜东求 - 三星电子株式会社
- 2008-06-16 - 2008-12-17 - G11C16/28
- 一种非易失性存储器件的读取方法，包括：从存储指示初始阈电压的信息的阈电压信息单元中读取索引单元的初始阈电压值；从所述索引单元确定当前阈电压值；以及将所述初始阈电压值与所述当前阈电压值进行比较以计算所述索引单元的偏移阈电压电平。利用偏移阈电压电平改变读取电压，以使用改变的读取电压读取用户数据。
- 专利分类
