专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果214个,建议您升级VIP下载更多相关专利
  • [发明专利]感应放大器感应边界确定方法及装置、介质及设备-CN202210295229.7在审
  • 楚西坤 - 长鑫存储技术有限公司
  • 2022-03-23 - 2023-10-03 - G11C29/02
  • 本公开是关于一种感应放大器感应边界确定方法、感应放大器感应边界确定装置、计算机可读存储介质及电子设备,涉及集成电路技术领域。该感应放大器感应边界确定方法包括:在存储阵列中写入第一数据;读取存储阵列中第一存储单元中的第一数据,并在第一存储单元中反写第二数据;在预设行预充电时间之后,读取第一存储单元所在位线上的第二存储单元中的第一数据;在第二存储单元中读取到第一数据的情况下,在第二存储单元中反写第二数据,并改变预设行预充电时间,直到感应放大器在位线上无法正确读取到第一数据时,将对应的临界行预充电时间,确定为行预充电时间边界值。本公开可以衡量感应放大器的感应能力。
  • 感应放大器边界确定方法装置介质设备
  • [发明专利]晶粒到晶粒互连的自动校准架构和芯片-CN202311109092.2在审
  • 韩国伟;李晓均;李杰荣 - 芯砺智能科技(上海)有限公司
  • 2023-08-31 - 2023-09-29 - G11C29/02
  • 本发明公开了一种晶粒到晶粒互连的自动校准架构和芯片。该架构应用于D2D互连架构,包括:设置于第一晶粒中的主校准模块和设置于第二晶粒中的从校准模块,主校准模块和从校准模块通过状态连接线连接,在上电时,主校准模块在复用器和解复用器之间的连接处于不同延迟值的状态下,依次生成校准测试数据包并发送至第二晶粒;从校准模块将本地生成的校准测试模板数据包与校准测试数据包进行比较,并将比较结果通过状态连接线发送至主校准模块;主校准模块根据不同延迟值的状态下获得的比较结果确定复用器与解复用器之间的最佳延迟值并设置最佳延迟值。本发明实施例的技术方案,能够降低D2D互连自动校准的开销和复杂度。
  • 晶粒互连自动校准架构芯片
  • [发明专利]具有校准机制的设备-CN201910623281.9有效
  • 贾森·M·约翰逊;崔桢焕 - 美光科技公司
  • 2019-07-11 - 2023-09-29 - G11C29/02
  • 本申请案涉及一种具有校准机制的设备。设备包含:ZQ连接,其经配置以针对ZQ校准过程提供参考电阻电平,所述ZQ校准过程在多个裸片中的对应一者处调谐与输入/输出信号相关联的一或多个电阻电平;一或多个从裸片,其经配置以实施所述ZQ校准过程或其一部分;主裸片,其经配置以实施所述ZQ校准过程或其一部分;及校准通道,其经配置以在所述主裸片与所述从裸片中的一或多者之间传达信号,以用于在实施所述ZQ校准过程时跨越所述连接裸片协调对所述ZQ连接的存取,其中所述多个裸片包含所述主裸片及所述一或多个从裸片。
  • 具有校准机制设备
  • [发明专利]存储芯片的测试方法、测试机台及存储介质-CN202310896563.2在审
  • 杨杰 - 长鑫科技集团股份有限公司
  • 2023-07-20 - 2023-09-22 - G11C29/02
  • 本公开提供一种存储芯片的测试方法、测试机台及存储介质。测试方法包括:对目标字线对应的存储单元进行第一测试读操作,得到第一测试失效率;对目标字线对应的存储单元进行第二测试读操作和第三测试读操作至少之一,得到第二测试失效率和第三测试失效率至少之一;根据第一测试失效率与第二测试失效率和第三测试失效率至少之一,确定目标虚拟字线是否处于电位可控状态;第一测试读操作包括:在目标字线开启的阶段,使目标虚拟字线的电位保持为固定电压;第二测试读操作包括:在目标字线开启的阶段,使目标虚拟字线与目标字线的电位变化方向相同;第三测试读操作包括:在目标字线开启的阶段,使目标虚拟字线与目标字线的电位变化方向相反。
  • 存储芯片测试方法机台介质
  • [发明专利]一种使用DQS的存储装置自校准方法、装置及存储介质-CN202310686328.2在审
  • 顾洪洋 - 山东云海国创云计算装备产业创新中心有限公司
  • 2023-06-09 - 2023-09-19 - G11C29/02
  • 本发明涉及一种使用DQS的存储装置自校准方法、装置及存储介质,涉及存储技术领域。本发明于存储区域内预置用于指示读操作偏移方向的偏移标识,于控制单元固化各个存储区域的参考偏移标识;检测到任一存储区域内出现读错误时,通过读操作获取该发生读错误的存储区域的偏移标识,并与该发生读错误的存储区域的参考偏移标识对比确定读错误的偏移方向,根据读错误的偏移方向确定与该发生读错误的存储区域对应的目标DQS的调整趋势;在验证调整DQS有效的情况下,按照目标DQS的调整趋势进行目标DQS调整,直至通过DQS调整后的读操作验证校准成功。DQS延迟不准确导致读错误时,通过自动调节DQS的延迟值实现自我校准。
  • 一种使用dqs存储装置校准方法介质
  • [发明专利]ZQ校准方法、校准电路-CN202311042448.5在审
  • 汪佳峰 - 浙江力积存储科技有限公司
  • 2023-08-18 - 2023-09-15 - G11C29/02
  • 本发明公开一种ZQ校准方法、校准电路,其是在芯片上电前,初始化第一模块和第二模块,获取第一初始控制编码PD1和第二初始控制编码PD2;比较两初始控制编码以得到控制编码复用位N;校准模块依次对第一模块和第二模块进行校准,以得到第一调整控制编码PDx和第二调整控制编码PDy,其中,对第二模块校准时,第二调整控制编码PDy中的至少一位,为根据第一调整控制编码PDx和控制编码复用位N复用编码确定得到;最后根据第一调整控制编码PDX和第二调整控制编码PDY配置第一模块和第二模块。根据对初始化过程中生成编码的比较结果确定复用编码的位数和位置,实现低精度位置编码的复用,显著减少校准次数,提高校准效率的同时,有效降低了芯片校准电路的功耗。
  • zq校准方法电路
  • [发明专利]校准电路、存储器以及校准方法-CN202011173755.3有效
  • 田凯;汪玉霞 - 长鑫存储技术有限公司
  • 2020-10-28 - 2023-09-08 - G11C29/02
  • 本发明实施例提供一种校准电路、存储器以及校准方法,校准电路包括:差分输入电路,用于接收第一振荡信号和第二振荡信号,第一振荡信号的占空比和所述第二振荡信号的占空比在第一预设范围内,差分输入电路输出第一内部信号和第二内部信号;比较单元,连接差分输入电路的输出端,并对所述第一内部信号的占空比和/或第二内部信号的占空比进行比较;逻辑单元,连接所述比较单元和差分输入电路,用于根据比较单元的输出结果对所述差分输入电路进行控制,使得所述第一内部信号的占空比和/或所述第二内部信号的占空比到达第二预设范围内。本发明实施例中,校准电路具有DCM功能以及DCA功能,且还能够实现对差分输入电路的检测和校准。
  • 校准电路存储器以及方法
  • [发明专利]阻抗校准电路和存储器-CN202310699296.X在审
  • 黄金荣;王路广 - 长鑫存储技术有限公司
  • 2023-06-12 - 2023-09-01 - G11C29/02
  • 本公开实施例提供一种阻抗校准电路和存储器,其中,阻抗校准电路包括:上拉驱动电路,包括多个上拉驱动支路,被配置为:接收上拉开关信号和上拉校准码,并利用上拉开关信号选通指定数量的上拉驱动支路,以及利用上拉校准码调整输出端的电压;上拉驱动电路用于上拉输出端的电压;多个开关电路,每个上拉驱动支路通过对应的一个开关电路与电源连接,被配置为:接收上拉开关信号,并利用上拉开关信号将指定数量的上拉驱动支路与电源连通;第一生成电路,被配置为:接收第一目标电压和输出端的电压,且基于两者之间的差值生成上拉开关信号和上拉校准码。
  • 阻抗校准电路存储器
  • [发明专利]电压偏移量确定方法、电压偏移量调整方法和存储介质-CN202310596831.9在审
  • 郭梦奇;贺乐;赖鼐;龚晖 - 珠海妙存科技有限公司
  • 2023-05-24 - 2023-09-01 - G11C29/02
  • 本申请提出了一种电压偏移量确定方法、电压偏移量调整方法和存储介质,包括:获取多个运行场景、多个page类型和多个电压偏移量;从多个运行场景中确定目标运行场景,从多个page类型中确定目标page类型;对于每个chip,提取chip在目标运行场景和各个电压偏移量下的目标page类型的最大码字max_cw和平均码字mean_cw,根据最大码字max_cw和平均码字mean_cw从多个电压偏移量中筛选出候选最佳电压偏移量;对所有chip在目标运行场景和目标page类型下的所有候选最佳电压偏移量进行筛选,得到与目标运行场景和目标page类型对应的目标最佳电压偏移量。本申请能够根据运行场景和page类型快速调整得到多个chip的最佳电压偏移量,能够同时保证多个chip的纠正成功率和纠正速度,使得芯片性能得到极大提升。
  • 电压偏移确定方法调整存储介质
  • [发明专利]双向数据选通采样信号DQS相位的调整方法及装置-CN202111644785.2有效
  • 张晋;丁伟;黄如尚 - 深圳市紫光同创电子有限公司
  • 2021-12-29 - 2023-08-29 - G11C29/02
  • 本发明公开了一种双向数据选通采样信号DQS相位的调整方法,应用于现场可编程逻辑门阵列领域,用于解决双倍速率同步动态随机存储器中的双向数据选通采样信号DQS的温度漂移问题。本发明提供的方法包括:接收相位调整指令,并按照预设第一调整规则调整双向数据选通采样信号DQS的相位;接收信号采样指令,以采样双向数据选通采样信号DQS,并返回所述双向数据选通采样信号DQS的采样结果;判断所述采样结果是否正确,并保存判断结果;循环所述接收相位调制指令至所述保存判断的所述采样结果的步骤,直至循环次数达到预设次数;根据所述循环次数对应的所述判断结果,按照预设第二调整规则调整所述双向数据选通采样信号DQS的相位。
  • 双向数据采样信号dqs相位调整方法装置
  • [发明专利]测试系统以及测试方法-CN202010929507.0有效
  • 潘宜飞 - 长鑫存储技术有限公司
  • 2020-09-07 - 2023-08-25 - G11C29/02
  • 本发明实施例提供一种测试系统以及测试方法,其中,测试系统包括:信号提供模块,用于为待测存储器提供第一时钟信号和第二时钟信号;待测存储器基于第一时钟信号执行写命令,以使待测存储器存储预设数据,待测存储器基于第二时钟信号执行读命令,以读取待测存储器存储的存储数据;第一时钟信号和第二时钟信号的其中一者为对称时钟信号,另一者为具有预设占空比的非对称时钟信号;处理模块,用于获取存储数据,并根据存储数据和预设数据的比较结果,获取待测存储器的时钟信号耐受度。通过对称时钟信号和非对称时钟信号的对照测试,减少时钟信号耐受度测试中存在的误差,以获取存储器的实际性能参数。
  • 测试系统以及方法
  • [发明专利]存储器芯片的ZQ校准电路和方法-CN202310098957.3有效
  • 苏鹏洲;华庆明 - 上海奎芯集成电路设计有限公司
  • 2023-02-07 - 2023-08-22 - G11C29/02
  • 本申请提供一种存储器芯片的ZQ校准电路和方法,属于存储器技术领域,所述电路包括:校准控制模块、上拉电阻校准模块和下拉电阻校准模块;校准控制模块用于向上拉电阻校准模块输入参考电压信号和第一上拉电阻调节信号,并向下拉电阻校准模块输入参考电压信号、第二上拉电阻调节信号和下拉电阻调节信号;基于第一校准反馈信号更新第一上拉电阻调节信号得到第一目标上拉电阻调节信号,基于第二校准反馈信号更新第二上拉电阻调节信号得到第二目标上拉电阻调节信号,基于第一目标上拉电阻调节信号、第二目标上拉电阻调节信号和下拉电阻调节信号确定上拉和下拉电阻控制信号,能并行对上拉电阻和下拉电阻进行校准,提高校准效率。
  • 存储器芯片zq校准电路方法
  • [发明专利]一种闪存的测试方法、系统、装置及存储介质-CN202310569141.4在审
  • 胡秋勇;赖鼐;龚晖 - 珠海妙存科技有限公司
  • 2023-05-18 - 2023-08-18 - G11C29/02
  • 本发明公开了一种闪存的测试方法、系统、装置及存储介质。该方法包括:获取闪存晶圆中的第一出厂块;对第一出厂块进行功能测试,判断第一出厂块是否为运行坏块;运行坏块用于表征功能测试结果为不通过的出厂块;若第一出厂块为运行坏块,还原第一出厂块的状态为第一状态,在坏块表中标记第一出厂块。本发明实施例通过功能测试,发现运行坏块;并对属于运行坏块的第一出厂块进行状态还原处理,缓解了对运行坏块进行标记带来的易混淆问题,有利于提升测试结果的准确度。因此,本发明实施例能够对闪存晶圆进行功能测试,有利于缓解坏块标记的易混淆问题,提升测试结果的准确度;有利于降低测试成本;可广泛应用于芯片测试技术领域。
  • 一种闪存测试方法系统装置存储介质

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top