“硅存储技术股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果97个，建议您升级VIP下载更多相关专利

[发明专利]用于人工神经网络中的模拟神经存储器的精确数据调谐方法和装置-CN202180093494.0在审
发明人： H·V·特兰;S·莱姆克;N·多;M·雷顿 -专利权人： 硅存储技术股份有限公司
申请日： 2021-05-19 - 公布日： 2023-10-20 - 主分类号： G06N3/065 文献下载
摘要：本发明公开了用于将正确的电荷量精确快速地沉积在人工神经网络中的矢量‑矩阵乘法(VMM)阵列内的非易失性存储器单元的浮栅上的精确编程算法和装置的多个实施方案。因此，可极精确地对所选单元进行编程，以保持N个不同值中的一个值。
用于人工神经网络中的模拟神经存储器精确数据调谐方法装置

[发明专利]一种非易失性存储器系统-CN201880054925.0有效
发明人： H·V·特兰;A·李;T·乌;S·洪;F·周;X·刘;N·多 -专利权人： 硅存储技术股份有限公司
申请日： 2018-07-16 - 公布日： 2023-10-03 - 主分类号： G11C13/02 文献下载
摘要：本文公开了用于写入到电阻式随机存取存储器单元并从电阻式随机存取存储器单元读取的电路的许多实施方案。本文还公开了用于电阻式存取存储器单元阵列的各种架构和布局。
一种非易失性存储器系统

[发明专利]闪存存储器系统中的地址故障检测-CN202310817431.6在审
发明人： H·V·特兰;X·刘;N·多 -专利权人： 硅存储技术股份有限公司
申请日： 2018-02-01 - 公布日： 2023-09-29 - 主分类号： G11C29/18 文献下载
摘要：公开了一种用于在闪存存储器系统中执行地址故障检测的系统和方法。地址故障检测阵列用于确认激活的字线或位线为实际上旨在基于接收的地址来激活的字线或位线，这将识别其中错误的字线或位线被激活的故障类型。地址故障检测阵列还用于指示是否激活了多于一个字线或位线，这将识别其中两个或更多个字线或位线被激活的故障类型。
闪存存储器系统中的地址故障检测

[发明专利]在非易失性存储器中存储和检索多位数据的系统和方法-CN201880084428.5有效
发明人： V·蒂瓦里;H·V·特兰;N·多 -专利权人： 硅存储技术股份有限公司
申请日： 2018-12-11 - 公布日： 2023-09-29 - 主分类号： G11C11/56 文献下载
摘要：存储器设备包括存储器单元，每个存储器单元被配置为在读取操作期间产生输出电流。电路被配置为针对存储器单元中的每一个基于存储器单元的输出电流来生成读取值。电路被配置为针对存储器单元中的每一个，将存储器单元的读取值乘以倍增器以生成倍增的读取值，其中用于存储器单元中的每一个的倍增器不同于用于存储器单元中的任何其他存储器单元的倍增器。电路被配置为对倍增的读取值求和。读取值可以是电流、电压或数值。另选地，可使用相加的常数值来代替倍增器。可将倍增器或者常数施加于来自各个单元的读取电流，或者整个位线上的读取电流。
非易失性存储器存储检索数据系统方法

[发明专利]用于实现具有闪存存储器的可配置的卷积神经网络的系统和方法-CN201880059542.2有效
发明人： V·蒂瓦里;N·多 -专利权人： 硅存储技术股份有限公司
申请日： 2018-08-22 - 公布日： 2023-09-01 - 主分类号： H01L27/02 文献下载
摘要：本公开提供了一种具有按行和列布置的存储器单元的存储器阵列。每个存储器单元包括：源极区和漏极区，其中沟道区位于该源极区和漏极区之间；设置在第一沟道区部分上方的浮栅；以及设置在第二沟道区部分上方的第二栅极。多条位线各自沿着该列中的一列延伸并且电连接到该列中的存储器单元中的第一组一个或多个存储器单元的漏极区，并且与该列中的存储器单元中的第二组一个或多个存储器单元的漏极区电隔离。多条源极线各自电连接到该列或该行中的一者中的存储器单元的源极区。多条栅极线各自电连接到该列或该行中的一者中的存储器单元的第二栅极。
用于实现具有闪存存储器配置卷积神经网络系统方法

[发明专利]深度学习人工神经网络中模拟神经存储器的数字输出机制-CN202180088510.7在审
发明人： H·V·特兰;T·乌;S·特林;S·洪;N·勒;T·勒;H·帕姆 -专利权人： 硅存储技术股份有限公司
申请日： 2021-04-07 - 公布日： 2023-08-22 - 主分类号： G06N3/065 文献下载
摘要：公开了用于读取或验证人工神经网络中的矢量‑矩阵乘法(VMM)阵列中的所选非易失性存储器单元中所存储的值的多个实施方案。该实施方案包括用于在读取或验证操作期间将输入施加到该VMM阵列的输入块的各种设计以及用于在该读取或验证操作期间从该VMM阵列接收输出的输出块的各种设计。
深度学习人工神经网络模拟神经存储器数字输出机制

[发明专利]深度学习人工神经网络中模拟神经存储器的输入和数字输出机制-CN202180081820.6在审
发明人： H·V·特兰;T·乌;S·特林;S·洪;T·勒;N·勒;H·帕姆 -专利权人： 硅存储技术股份有限公司
申请日： 2021-03-17 - 公布日： 2023-08-18 - 主分类号： G11C16/26 文献下载
摘要：公开了用于读取或验证人工神经网络中的矢量‑矩阵乘法(VMM)阵列中的所选择的存储器单元中所存储的值的多个实施方案。在一个实施方案中，输入包括一组输入位，该组输入位产生施加到所选择的存储器单元的端子的一系列输入信号，进一步产生一系列输出信号，该一系列输出信号被数字化，基于相应输入位在该组输入位中的位位置进行移位，并相加以产生输出，该输出指示存储在所选择的存储器单元中的值。
深度学习人工神经网络模拟神经存储器输入数字输出机制

[发明专利]用于深度学习人工神经网络中的模拟非易失性存储器的可编程神经元-CN201880085396.0有效
发明人： H·V·特兰;S·洪;A·李;T·乌;H·帕姆;K·恩古耶;H·特兰 -专利权人： 硅存储技术股份有限公司
申请日： 2018-11-29 - 公布日： 2023-08-18 - 主分类号： G06N3/048 文献下载
摘要：本发明公开了用于处理人工神经网络中的矢量‑矩阵乘法(VMM)阵列的电流输出的多个实施方案。实施方案包括加法器电路和激活函数电路。加法器电路和/或激活函数电路包括电路元件，该电路元件可响应于从VMM接收的总可能电流而被调节以优化功率消耗。
用于深度学习人工神经网络中的模拟非易失性存储器可编程神经元

[发明专利]非易失性存储器系统中用于存储和检索系统数据的经改进架构-CN202180083662.8在审
发明人： X·刘;王春明;N·多;H·V·特兰 -专利权人： 硅存储技术股份有限公司
申请日： 2021-03-30 - 公布日： 2023-08-08 - 主分类号： G11C5/00 文献下载
摘要：公开了非易失性存储器系统中用于存储和检索系统数据的经改进架构的多个实施方案。使用这些实施方案，系统数据不太可能由于在现有技术非易失性存储器系统中已导致损坏的电荷损失、电荷重新分布、干扰效应以及其他现象而被损坏。
非易失性存储器系统用于存储检索系统数据改进架构

[发明专利]利用薄型隧道氧化物形成分裂栅极存储器单元的方法-CN202080095449.4有效
发明人：金珍浩;E·奎瓦斯;P·加扎维;B·贝尔泰洛;G·费斯特斯;C·德科贝尔特;Y·卡其夫;B·维拉德;N·多 -专利权人： 硅存储技术股份有限公司
申请日： 2020-08-04 - 公布日： 2023-08-04 - 主分类号： H10B41/44 文献下载
摘要：一种形成存储器器件的方法包括在半导体衬底的存储器单元区上形成浮动栅极，该浮动栅极具有终止于边缘中的上表面。形成氧化物层，该氧化物层具有分别沿着衬底表面的逻辑区域和存储器单元区域延伸的第一部分和第二部分，以及沿着该浮动栅极边缘延伸的第三部分。形成非共形层，该非共形层具有分别覆盖该氧化物层第一部分、第二部分和第三部分的第一部分、第二部分和第三部分。蚀刻去除该非共形层第三部分，并且减薄但不完全移除非共形层第一部分和第二部分。蚀刻减小氧化物层第三部分的厚度。在移除非共形层第一部分和第二部分之后，在氧化物层第二部分上形成控制栅极，并且在氧化物层第一部分上形成逻辑栅极。
利用隧道氧化物形成分裂栅极存储器单元方法

[发明专利]带有增强的浮栅到浮栅电容耦合的FINFET分裂栅非易失性存储器单元-CN202080098756.8有效
发明人： F·周;X·刘;S·莱姆克;H·V·特兰;N·多 -专利权人： 硅存储技术股份有限公司
申请日： 2020-10-14 - 公布日： 2023-07-25 - 主分类号： H10B41/35 文献下载
摘要：形成在半导体衬底的向上延伸的鳍片上的存储器单元，各个存储器单元包括：在两者间具有沟道区的源极区和漏极区、沿该沟道区延伸并环绕该鳍片的浮栅、沿该沟道区延伸并环绕该鳍片的字线栅、在该浮栅上方的控制栅以及在该源极区上方的擦除栅。控制栅是连续导电的材料条带。第一鳍片和第二鳍片以第一距离间隔开。第三鳍片和第四鳍片以第二距离间隔开。第二鳍片和第三鳍片以第三距离间隔开，该第三距离大于第一距离和第二距离。该连续条带包括设置在该第二鳍片和该第三鳍片之间的部分，但是该连续条带中没有一个部分设置在该第一鳍片和该第二鳍片之间，并且该连续条带中没有一个部分设置在该第三鳍片和该第四鳍片之间。
带有增强浮栅到浮栅电容耦合 finfet 分裂非易失性存储器单元

[发明专利]用于闪存存储器设备的防黑客入侵机构-CN201880065306.1有效
发明人： H·V·特兰;V·蒂瓦里;N·多 -专利权人： 硅存储技术股份有限公司
申请日： 2018-09-22 - 公布日： 2023-07-25 - 主分类号： G11C8/12 文献下载
摘要：本发明公开了用于增强安全性并防止闪存存储器设备受到黑客入侵的多个实施方案。该多个实施方案防止恶意行为者非法入侵闪存存储器芯片来获得存储在芯片内的数据。该多个实施方案包括使用故障检测电路、地址加扰、虚设阵列、密码保护、改进的制造技术和其他机构。
用于闪存存储器设备黑客入侵机构

[发明专利]闪存存储器系统中的地址故障检测-CN201880019156.0有效
发明人： H·V·特兰;X·刘;N·多 -专利权人： 硅存储技术股份有限公司
申请日： 2018-02-01 - 公布日： 2023-07-25 - 主分类号： G11C29/04 文献下载
摘要：公开了一种用于在闪存存储器系统中执行地址故障检测的系统和方法。地址故障检测阵列用于确认激活的字线或位线为实际上旨在基于接收的地址来激活的字线或位线，这将识别其中错误的字线或位线被激活的故障类型。地址故障检测阵列还用于指示是否激活了多于一个字线或位线，这将识别其中两个或更多个字线或位线被激活的故障类型。
闪存存储器系统中的地址故障检测

[发明专利]通过优化编程操作来执行推理引擎的系统和方法-CN201880058957.8有效
发明人： V·蒂瓦里;N·多 -专利权人： 硅存储技术股份有限公司
申请日： 2018-07-03 - 公布日： 2023-06-23 - 主分类号： G11C7/06 文献下载
摘要：一种存储器设备，包括以行和列布置的多个存储器单元，各自连接到存储器单元的列中的一个的多个位线，以及各自具有第一输入和第二输入以及输出的多个差分感测放大器。对于每个差分感测放大器，差分感测放大器被配置为在输出上生成输出信号，该输出信号具有基于第一输入和第二输入上的信号振幅的差值的振幅，第一输入连接到位线中的一个，并且第二输入连接到位线中的另一个。另选地，一个或多个感测放大器被配置为检测位线上的信号振幅，并且该设备包括计算电路，该计算电路被配置为每个基于两个位线上的信号振幅的差值来产生输出信号。
通过优化编程操作执行推理引擎系统方法

[发明专利]存储器系统中执行地址故障检测的分层ROM编码器系统-CN202111444122.6在审
发明人：钱晓州;朱瑶华 -专利权人： 硅存储技术股份有限公司
申请日： 2021-11-30 - 公布日： 2023-06-02 - 主分类号： G11C29/18 文献下载
摘要：本发明题为“存储器系统中执行地址故障检测的分层ROM编码器系统。”本发明公开了用于使用分层ROM编码系统在存储器系统中执行地址故障检测的各种实施方案。在一个实施方案中，分层ROM编码系统包括两级ROM编码器，该两级ROM编码器用于检测地址故障。在另一个实施方案中，分层ROM编码系统包括三级ROM编码器，该三级ROM编码器用于检测地址故障。
存储器系统执行地址故障检测分层 rom 编码器

1
2
3
4
5
6
7
下一页»
尾页
共 97 条