[发明专利]一种可控硅芯片及其制造方法有效

专利信息
申请号: 201910679982.4 申请日: 2019-07-26
公开(公告)号: CN110444596B 公开(公告)日: 2023-06-20
发明(设计)人: 黄富强;李晓锋 申请(专利权)人: 浙江里阳半导体有限公司
主分类号: H01L29/74 分类号: H01L29/74;H01L29/06;H01L21/332
代理公司: 深圳鼎合诚知识产权代理有限公司 44281 代理人: 郭燕;彭愿洁
地址: 317600 *** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种可控硅芯片及其制造方法,包括在长基区一侧设有阳极发射区并形成第一PN结,在长基区另一侧设有短基区并形成第二PN结,在短基区上还设有阴极发射区并形成第三PN结,隔离墙,形成于阳极发射区、长基区和短基区的周边,并与阳极发射区掺有同种杂质,所述隔离墙上通过干法刻蚀开设有第一沟槽,所述第一沟槽为窄深槽,电压槽,其形成于隔离墙和短基区之间,用于阻断隔离墙和短基区的电气连接。通过干法刻蚀在可控硅芯片上应用,可快速与材料进行反应,刻蚀去除得到一窄深槽,形成窄深槽产生的应力小,窄深槽槽宽的横向距离少,减少台面的损失距离,窄深槽极大减少扩散深度,进而减少扩散形成隔离墙的时间,降低产品的失效应力,提高产品的可靠性。
搜索关键词: 一种 可控硅 芯片 及其 制造 方法
【主权项】:
1.一种可控硅芯片,其特征在于,包括:阳极发射区、长基区、短基区和阴极发射区,在长基区一侧设有阳极发射区并形成第一PN结,在长基区另一侧设有短基区并形成第二PN结,在短基区上还设有阴极发射区并形成第三PN结;隔离墙,形成于阳极发射区、长基区和短基区的周边,并与阳极发射区掺有同种杂质,所述隔离墙上通过干法刻蚀开设有第一沟槽,其中,所述第一沟槽为窄深槽;电压槽,其形成于隔离墙和短基区之间,用于阻断隔离墙和短基区的电气连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江里阳半导体有限公司,未经浙江里阳半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910679982.4/,转载请声明来源钻瓜专利网。

同类专利
  • 大尺寸高功率脉冲晶闸管-201711364219.X
  • 颜家圣;刘鹏;张桥;刘小俐;肖彦;朱玉德 - 湖北台基半导体股份有限公司
  • 2017-12-18 - 2023-08-18 - H01L29/74
  • 本发明的名称为大尺寸高功率脉冲晶闸管。属于功率半导体器件技术和脉冲功率技术领域。它主要是解决普通晶闸管开通di/dt低于1200A/µS和瞬态浪涌电流Itsm低于90kA的问题。它的主要特征是:芯片直径为4英寸~8英寸,为硅基PNPN四层三端结构;芯片两个端面镀金属薄层以连接外电极,放大门极分布区与阴极交叉排布;芯片、绝缘胶圈、阴极钼片、阳极钼片、门极组件、管壳上封接件和管壳下封接件采用悬浮式组装和压接封装;放大门极中心区外缘与阴极的阴极区的交界线位于20%芯片直径以外,放大门极分布区呈雪花型排列。本发明单只器件的脉冲峰值电流Ipm可达200kA~500kA,阻断电压达到4500V~7500V,di/dt达到2kA/µS~5kA/µS。
  • 可控硅整流器装置-202223202076.1
  • 周继峰;张环;何磊 - 力特半导体(无锡)有限公司
  • 2022-11-30 - 2023-08-15 - H01L29/74
  • 本实用新型公开了一种可控硅整流器装置。可控硅整流器装置包括第一硅外层、第二硅外层、第一硅中间层和第二硅中间层。第一硅外层被耦合到第一硅中间层。第一硅中间层被耦合到第二硅中间层。第二硅中间层被耦合到第二硅外层。可控硅整流器装置还包括被耦合到第一硅外层的阴极端子和被耦合到第一硅中间层的栅极端子。一个或多个第三硅层被耦合到第二硅外层。阳极端子被耦合到一个或多个第三硅层和第二硅外层。
  • 一种用于ESD保护的纵向SCR器件-202320014896.3
  • 贺健民;张彪;王康;焦彬 - 西安迈驰半导体科技有限公司
  • 2023-01-04 - 2023-08-11 - H01L29/74
  • 本实用新型涉及一种用于ESD保护的纵向SCR器件,包括设置在背面金属层上的N型硅衬底;所述N型硅衬底上形成有P型外延层,所述P型外延层上设置有N型埋层,所述N型埋层上形成有两端底面与P型外延层相接的N型外延层,所述N型外延层上形成有N型重掺杂区和P型重掺杂区;所述N型重掺杂区位于P型重掺杂区周围,且均与正面金属层的底面相接;所述N型外延层上位于正面金属层周围,形成有介质层;所述N型外延层的两端开设有深入N型硅衬底中的隔离深沟槽。本实用新型在不增加芯片面积的情况下,可极大地提升泄流通路的有效面积,大大提高了SCR器件的ESD能力,且应用范围广。
  • 带有具有不同局部区域的侧表面的半导体器件-202180079853.7
  • P·科姆明;K·K·阿库拉提;J·多布辛斯卡 - 日立能源瑞士股份公司
  • 2021-11-16 - 2023-08-08 - H01L29/74
  • 提出了一种具有半导体主体(2)的半导体器件(1),该半导体主体在第一主表面(21)和第二主表面(22)之间在竖直方向上延伸,该第二主表面与第一主表面相对。半导体主体包括第一导电类型的第一半导体层(31)和不同于第一导电类型的第二导电类型的第二半导体层(32),从而形成第一pn结(41),其中第一半导体层(31)比第二半导体层(32)掺杂更重。在第一主表面(21)和第二主表面(22)之间延伸的半导体主体(2)的侧表面(5)在侧向方向上界定半导体主体(2),包括第一局部区域(51)和第二局部区域(52),其中第一局部区域(51)和第二局部区域(52)将第一半导体层(31)界定成多个区域。第一局部区域(51)在侧向方向上界定第一pn结(41),并且第二局部区域(52)在竖直方向上与第一pn结(41)间隔开。相对于第一pn结(41),第一局部区域(51)以第一角度(γ)布置,并且第二局部区域(52)以第二角度(β)布置,其中第一角度(α)大于第二角度(β)。
  • 门极换流晶闸管及其制备方法-202310645829.6
  • 刘佳鹏;吴锦鹏;曾嵘;张君明;余占清;屈鲁;陈政宇 - 清华大学
  • 2023-06-02 - 2023-08-01 - H01L29/74
  • 本发明提供一种门极换流晶闸管及其制备方法。该门极换流晶闸管包括:第一导电类型基区;设置在第一导电类型基区上的第二导电类型基区;第二导电类型基区包括设置在第一导电类型基区上的第二导电类型第三基区、设置在第二导电类型第三基区上的第二导电类型第二基区和设置在第二导电类型第二基区上的第二导电类型第一基区;覆盖第二导电类型第一基区部分上表面的具有凸台结构的第一导电类型发射极;以及位于第二导电类型第一基区和第二导电类型第二基区两侧的第二导电类型掺杂区域。本发明可以提高门极换流晶闸管关断电流的能力。
  • 一种基于SCR的新型凹槽结构ESD防护器件-202110567378.X
  • 刘静;党跃栋;刘纯 - 西安理工大学
  • 2021-05-24 - 2023-07-18 - H01L29/74
  • 本发明公开了基于SCR的新型凹槽结构ESD防护器件,包括衬底,衬底上形成n阱区和p阱区,n阱区的右侧与p阱区的左侧相连,n阱区上从左至右形成n阱接触n+区、p+区,p阱区上从左至右形成n+区、p阱接触p+区,n阱接触n+区接阳极电位,n+区接阴极电位,p阱接触p+区接阴极电位,p+区接阳极电位,n阱区的左上角形成第一隔离槽,n阱区上且位于n阱接触n+区和p+区之间形成第二隔离槽,n阱区和p阱区之间形成第三隔离槽,p阱区上且位于n+区和p阱接触p+区之间形成第四隔离槽,p阱区的右上角形成第五隔离槽,第三隔离槽中填充有凹槽,凹槽接阳极电位。本发明防护器件具有维持电压高、触发电压低的特点。
  • 逆阻型门极换流晶闸管及其制作方法-202310645830.9
  • 吴锦鹏;刘佳鹏;任春频;黄琦欢;曾嵘;赵彪;余占清;陈政宇 - 清华大学
  • 2023-06-02 - 2023-07-04 - H01L29/74
  • 本申请提供了一种逆阻型门极换流晶闸管及其制作方法,包括有源区,所述有源区包括阴极区、阳极区以及自所述阴极区至所述阳极区依次设置的多个掺杂区;所述多个掺杂区包括依次设置的第一发射极、第一基区、第二基区、第三基区、第二发射极和第三发射极,所述第一发射极与所述阴极区接触,所述第三发射极与所述阳极区接触;所述第三发射极结深为1~30um,所述第二发射极结深为0~30um,所述第二基区结深为80~140um。本申请可减少漏电流,降低器件厚度和压降。
  • 晶闸管及其制造方法-202280006881.0
  • 远藤可菜枝;井上征;柴田行裕 - 新电元工业株式会社
  • 2022-09-28 - 2023-07-04 - H01L29/74
  • 本发明提供一种使栅极灵敏度降低的晶闸管。本发明的晶闸管具有:第一P型半导体层11;第一N型半导体层12,其配置为与第一P型半导体层接触;第二P型半导体层13,其配置为与所述第一N型半导体层接触;第二N型半导体层14,其配置为与所述第二P型半导体层接触;第三P型半导体层15a,其配置为与所述第二P型半导体层接触,且杂质浓度比所述第二P型半导体层高;栅极电极G;阴极电极K;以及第四P型半导体层15b,其分别与所述第二P型半导体层以及所述第二N型半导体层接触,且杂质浓度比所述第二P型半导体层高,所述第三P型半导体层与所述第四P型半导体层通过所述第二P型半导体层而分离,所述第三P型半导体层与所述第二N型半导体层通过所述第二P型半导体层而分离。
  • 一种具有过压保护功能的晶闸管及制造方法-201910130201.6
  • 王亚飞;王政英;朱春林;苏元洪;王彦刚;戴小平 - 株洲中车时代半导体有限公司
  • 2019-02-21 - 2023-06-23 - H01L29/74
  • 本发明公开了一种具有过压保护功能的晶闸管及制造方法,晶闸管包括:依次设置的由第一导电类型半导体材料制成的第一导电层、由第二导电类型半导体材料制成的衬底层和由第一导电类型半导体材料制成的第二导电层;在第一导电层的远离衬底层的一面上设置的阳极金属电极;在第二导电层内间隔设置的由第二导电类型半导体材料制成的发射极区;及在第二导电层上对应发射极区分别设置的浮空金属电极和阴极金属电极,衬底层向第二导电层的方向延伸将第二导电层分隔成两个第二导电区,两个第二导电区内均设置发射极区;两个第二导电区均包括基部和沿基部朝向另一第二导电区延伸的延伸部。本发明的结构简单,能够与IGBT模块并联后保护IGBT模块不被过电压损坏。
  • 一种可控硅芯片及其制造方法-201910679982.4
  • 黄富强;李晓锋 - 浙江里阳半导体有限公司
  • 2019-07-26 - 2023-06-20 - H01L29/74
  • 一种可控硅芯片及其制造方法,包括在长基区一侧设有阳极发射区并形成第一PN结,在长基区另一侧设有短基区并形成第二PN结,在短基区上还设有阴极发射区并形成第三PN结,隔离墙,形成于阳极发射区、长基区和短基区的周边,并与阳极发射区掺有同种杂质,所述隔离墙上通过干法刻蚀开设有第一沟槽,所述第一沟槽为窄深槽,电压槽,其形成于隔离墙和短基区之间,用于阻断隔离墙和短基区的电气连接。通过干法刻蚀在可控硅芯片上应用,可快速与材料进行反应,刻蚀去除得到一窄深槽,形成窄深槽产生的应力小,窄深槽槽宽的横向距离少,减少台面的损失距离,窄深槽极大减少扩散深度,进而减少扩散形成隔离墙的时间,降低产品的失效应力,提高产品的可靠性。
  • 晶闸管分支满布N+放大门极-201710451834.8
  • 王正鸣;高山城;郭永忠;张猛 - 西安派瑞功率半导体变流技术股份有限公司
  • 2017-06-15 - 2023-06-02 - H01L29/74
  • 本发明提供了一种晶闸管分支满布N+放大门极,从晶闸管阴极方向俯视按掺杂类型区域划分为中心P型门极区、N+型环形放大门极区、N+型枝条放大门极区、P型放大门极区、N+型主晶闸管有效阴极区、分布在N+型主晶闸管有效阴极区内的P型短路点及边缘P型台面区,通过将N+型枝条放大门极区枝条内充满N+型杂质,使放大门极即辅助晶闸管的阴极N+区域不仅在门极中心周围的环形区域存在,而且随放大门极枝条深入并均匀分割主晶闸管阴极区域。充分扩展了辅助晶闸管的有效阴极,将门极触发电流放大更充分、分配输送到主晶闸管阴极深处的速度更快,对主晶闸管的触发强度和速度都增加、必使主晶闸管开通电流上升率di/dt耐量得到显著提高。
  • 双向晶闸管-202280005814.7
  • 柴田行裕;井上征;坪井康敏 - 新电元工业株式会社
  • 2022-09-13 - 2023-05-30 - H01L29/74
  • 本发明提供了能够提高(dv/dt)c耐量的双向晶闸管。本发明的双向晶闸管具有:第一导电型第一半导体层及第一导电型第二半导体层(11、21)、第二导电型第一半导体层及第二导电型第二半导体层(13、12)、配置于第二导电型第三半导体层的多个载流子释放部(11a)、第二导电型第四半导体层(15)、第一电极及第二电极(31、32)、栅电极(16)和钝化膜(17),多个载流子释放部(11a)在第二导电型第三半导体层(14)形成开孔,第一导电型第一半导体层(11)位于该开孔内,多个载流子释放部(11a)配置于在俯视观察时从距栅电极有预定距离的位置到第一电极的外缘之间,多个载流子释放部以与第一电极的外缘相接的方式配置,多个载流子释放部的两个以上的载流子释放部相接的第一电极的外缘与钝化膜接触,在俯视观察时三角形(33)的面积小于四边形(22)的面积。
  • 一种采用电压驱动的可控硅-202010512334.2
  • 唐红祥 - 无锡光磊电子科技有限公司
  • 2020-06-08 - 2023-05-23 - H01L29/74
  • 本发明涉及功率半导体器件领域,公开了一种采用电压驱动的可控硅,包括N型硅片,N型硅片底部设有P型扩散层,P型扩散层底部电连接阳极电极,N型硅片顶部设有第一P阱,第一P阱内设有第一N扩散区,N型硅片顶部设有第二P阱,第二P阱内设有第二N扩散区,N型硅片顶部连接绝缘层,绝缘层上设有输出电极,输出电极穿过绝缘层分别与第一P阱和第一N扩散区电连接,绝缘层内还设有控制电极,绝缘层在第二P阱的对应处分别设有阴极电极和门极电极,阴极电极穿过绝缘层与第二N扩散区电连接,门极电极穿过绝缘层与第二P阱电连接,本发明将可控硅的导通控制从电流驱动变为电压驱动,降低了对驱动IC的要求,减少了可控硅的应用成本。
  • 一种便于调节触发电压的SCR器件-202320013718.9
  • 贺健民;焦彬;张彪;王康 - 西安迈驰半导体科技有限公司
  • 2023-01-04 - 2023-05-12 - H01L29/74
  • 本实用新型涉及一种便于调节触发电压的SCR器件,包括硅衬底,硅衬底上有第一深阱区和第二深阱区,第一深阱区和第二深阱区上有场氧FOX厚SiO2层;第一深阱区上设有第一N型扩散区和第一P型扩散区;第二深阱区上有第二P型扩散区、第二N型扩散区和第三P型扩散区;第一深阱区和第二深阱区相邻接处的场氧FOX厚SiO2层上有N型多晶硅层,和P型多晶硅层;第一N型扩散区、第一P型扩散区和N型多晶硅层与阳极连接;第二N型扩散区和第三P型扩散区与阴极连接。本实用新型通过将触发结构和泄流结构分离,触发电压由二极管的击穿电压决定,浪涌能力由泄流结构决定,两者结构之间互不干扰,触发由二极管进行调节,调节方便。
  • 一种具有寄生二极管的三维MOS栅控晶闸管及其制造方法-202110710255.7
  • 陈万军;朱建泽;汪淳朋;杨超;刘超 - 电子科技大学
  • 2021-06-25 - 2023-05-02 - H01L29/74
  • 本发明属于功率半导体技术领域,具体的说是涉及一种具有寄生二极管的MOS栅控晶闸管及其制造方法。本发明通过改进常MOS栅控晶闸管的器件结构,在栅极与阴极之间引入寄生二极管,当栅上电压较大时,使该电压通过寄生二极管的反向导通释放并将栅极‑阴极的电势差钳位在比较低的范围。因此,本发明结构避免了MOS栅控晶闸管应用于脉冲功率领域时因栅介质击穿导致脉冲系统发生失效,以及静电放电时因栅介质击穿导致的器件失效的问题。
  • 功率半导体器件-202211600204.X
  • 陈勇民;陈芳林;曹强;操国宏;徐焕新;蒋谊;潘学军;曾宏 - 株洲中车时代半导体有限公司
  • 2022-12-12 - 2023-04-25 - H01L29/74
  • 本公开提供一种功率半导体器件,包括:从下至上依次设置的第一P型区、第一N型区、第二P型区和第二N型区,第二N型区嵌入第二P型区,第二N型区与第二P型区的顶表面共面,第二P型区包括:P基区以及位于P基区上方的第一子基区、第二子基区和第三子基区,第二子基区位于第二N型区下方且沿水平方向不超出第二N型区,第三子基区环绕第二子基区,第一子基区环绕第三子基区,第三子基区至少与第二N型区的侧部接触,P基区的掺杂浓度记为n0,第一子基区的掺杂浓度记为n1,第二子基区的掺杂浓度记为n2,第三子基区的掺杂浓度记为n3,满足:n2>n1>n3>n0。可实现器件关断损耗与导通损耗的独立设计,增大器件设计灵活性。
  • 一种功率半导体器件的制作方法及功率半导体器件-202010620956.7
  • 徐焕新;陈芳林;陈勇民;操国宏;蒋谊;潘学军;邹平;孙永伟 - 株洲中车时代半导体有限公司
  • 2020-06-30 - 2023-04-25 - H01L29/74
  • 本发明提供了一种功率半导体器件及其制作方法,解决了现有逆阻型IGCT由于阻断能力漏电较大、反向恢复关断能力低及通流能力低问题。对第二导电类型的衬底进行离子注入在上表面形成第一导电类型第一基区、在背面形成第一导电类型阳极发射区;高温推进在第一导电类型第一基区远离衬底上表面形成第一导电类型第二基区,在第一导电类型阳极发射区远离衬底下表面形成第一导电类型第三基区;在第一导电类型第一基区上表面形成第二导电类型阴极区;在第一导电类型阳极发射区上形成阳极;在第二导电类型阴极区上形成阴极,在第一导电类型第一基区上形成门极;处理衬底边缘形成台面;对台面终端局部辐照形成辐照区。
  • 窄设计窗口的对称双向可控硅静电防护器件及其制作方法-202010193302.0
  • 杨浩泽;汪洋;杨红姣 - 湘潭大学
  • 2020-03-18 - 2023-04-11 - H01L29/74
  • 本发明实施例提供了一种窄设计窗口的对称双向可控硅静电防护器件及其制作方法,包括:P型衬底,P型外延层,第一P阱、第二P阱、第三P阱、第四P阱,第一N型深阱、第二N型深阱、第三N型深阱,第一P+注入区、第二P+注入区、第三P+注入区、第四P+注入区、第五P+注入区、第六P+注入区,和N+注入区Ⅰ、P+注入区Ⅱ、P+注入区Ⅲ、P+注入区Ⅳ、P+注入区Ⅴ、P+注入区Ⅵ,第三P+注入区和N+注入区Ⅰ以金属相连;第四P+注入区和N+注入区Ⅵ以金属相连;第一P+注入区、第二P+注入区、第六P+注入区和N+注入区Ⅱ连接在一起并作为器件的阴极,第五P+注入区和N+注入区Ⅱ连接在一起并作为器件的阳极,如此,增加电荷泄放的通路,提高维持电压。
  • 一种晶闸管芯片及制作方法-202211423777.X
  • 徐伟;项卫光;李有康;李晓明 - 浙江正邦电子股份有限公司
  • 2022-11-15 - 2023-04-04 - H01L29/74
  • 本发明涉及一种晶闸管芯片及制作方法,一种晶闸管芯片包括:钼片、绝缘胶膜层、阳极金属、阴极金属、门极金属、阳极P型层、N型基区、P型基区、阴极N型区和导电胶膜层;门极金属包括:中心门极金属和放大门极金属;阴极N型区:包括阴极发射N型区和放大门极N型区;P型基区、N型基区和阳极P型层顺序层叠排布;阳极金属设置于阳极P型层的下表面;阴极金属、中心门极金属和放大门极金属的厚度相同;在钼片的下表面对应放大门极金属处沉积绝缘胶膜层,对应阴极金属处沉积导电胶膜层。本发明的有益效果是:可以实现封装时放大门级与阴极隔离的目的,降低了工艺复杂程度,降低了工艺成本。
  • 一种门极换流晶闸管GCT器件结构-202222845340.7
  • 张磊;王峰瀛;范晓波;纪卫峰;张歧宁;杨俊艳;张刚琦 - 西安派瑞功率半导体变流技术股份有限公司
  • 2022-10-26 - 2023-03-24 - H01L29/74
  • 本实用新型提供了一种门极换流晶闸管GCT器件结构,从上往下依次设置有阴极铝层和门极铝层,阴极N+区,门极P区,P‑区,N‑基区,N缓冲区,透明阳极P+区和阳极铝层。该结构门极沟槽深度大于阴极N+区深度,阴极N+区下方分别设有波状P区和波状P‑区,其深度都等于门极沟槽深度。本实用新型由于门极沟槽深度大于阴极N+区深度,可以避免寄生的NPN晶体管栓锁,提高GCT的可关断电流。通过分立的门—阴极高度差扩散形成波纹高度等于门极沟槽深度的波状P区和波状P‑区,可以减少离子注入和光刻步骤,并进一步提高可关断电流。阴极铝层和门极铝层同时形成,避免了二次刻铝,降低了制造成本和反刻铝的工艺难度。
  • 一种门极换流晶闸管GCT器件结构及其制造方法-202211317007.7
  • 张磊;王峰瀛;范晓波;纪卫峰;张歧宁;杨俊艳;张刚琦 - 西安派瑞功率半导体变流技术股份有限公司
  • 2022-10-26 - 2023-02-03 - H01L29/74
  • 本发明提供了一种门极换流晶闸管GCT器件结构及其制造方法,从上往下依次设置有阴极和门极铝层,阴极N+区,门极P区,P‑区,N‑基区,N缓冲区,透明阳极P+区和阳极铝层。该结构门极沟槽深度大于阴极N+区深度,阴极N+区正下方分别设有波状P区和波状P‑区,其深度都等于门极沟槽深度。本发明由于门极沟槽深度大于阴极N+区深度,可以避免寄生的NPN晶体管栓锁,提高GCT的可关断电流。通过分立的门—阴极高度差扩散形成波纹高度等于门极沟槽深度的波状P区和波状P‑区,可以减少离子注入和光刻步骤,并进一步提高可关断电流。阴极铝层和门极铝层同时形成,避免了二次刻铝,降低了制造成本和反刻铝的工艺难度。
  • 一种晶闸管器件和晶闸管电路-202222822206.5
  • 周榕榕;张晓仪;龚雨桃 - 江苏捷捷微电子股份有限公司
  • 2022-10-25 - 2023-02-03 - H01L29/74
  • 本申请实施例提供一种晶闸管器件和晶闸管电路,涉及晶闸管技术领域。该晶闸管器件包括:主晶闸管、采样晶闸管和采样电阻。采样晶闸管的第一极与采样电阻的第一端电连接;采样电阻的第二端与主晶闸管的第一极电连接;主晶闸管的第二极与采样晶闸管的第二极相连;主晶闸管的门极与采样晶闸管的门极电连接。采样电阻用于供晶闸管器件的回路中的控制芯片读取其两端的电压值。本申请实现了结构简单且具有过载保护功能的晶闸管器件电路,不需要额外复杂的过流保护电路,封装形式多样,应用方式灵活,成本低。
  • 一种便于快速精准安装的可控硅模块-202222760244.2
  • 江文林;胡小刚;汪骏;黄芬芳;李秀兰;姚春香 - 黄山市昱奥电器科技有限公司
  • 2022-10-20 - 2023-01-24 - H01L29/74
  • 本实用新型涉及可控硅模块技术领域,且公开了一种便于快速精准安装的可控硅模块,包括可控硅模块,所述可控硅模块的两侧均开设有安装孔,所述可控硅模块的底部活动连接有辅助支套座。本实用新型所设置的两组第一夹持复位结构、两组第一复合夹持板两两对应配合,形成对称的第一夹持定位机构,所设置的两组第二夹持复位结构、两组第二复合夹持板两两配合,形成第二夹持定位机构,后续与辅助支套座、可控硅模块综合组装使用后,对可控硅模块具体安装进行快速精准定位,而所设置的两组T型螺纹杆以两个第一锁合让位槽为让位空间,以辅助支套座为锁合连接支撑,将针对于上述对称的第一夹持定位机构内部的两个第一复合夹持板进行锁合。
  • 一种快速开通扩展放大门极结构的晶闸管-202221505913.5
  • 张桥;颜家圣;刘晓;刘鹏;黄智 - 湖北台基半导体股份有限公司
  • 2022-06-16 - 2023-01-20 - H01L29/74
  • 本实用新型的名称是一种快速开通扩展放大门极结构的晶闸管。属于半导体器件技术领域。它主要是解决半导体器件放大门极指条太长存在开通延迟、开通均匀性差等缺点。它的主要特征是:晶闸管包括由P型中心门极、辅助晶闸管N+区、P型放大门极环和P型放大门极延长线指条构成的放大门极;P型中心门极和P型放大门极环内设置有中心门极P+区和P型放大门极环P+区;P型放大门极延长线指条内设置有放大门极N+枝条及将其包围的放大门极P+枝条;放大门极N+枝条与辅助晶闸管N+区直接相连,放大门极P+枝条与P型放大门极环P+区相连。本实用新型具有提高初始导通面积和使阴极区开通均匀的特点,广泛应用于电力半导体快速晶闸管、脉冲晶闸管等器件。
  • 一种具有过压保护功能的双向可控硅及其制造方法-202110567148.3
  • 邹有彪;王全;倪侠;徐玉豹 - 富芯微电子有限公司
  • 2021-05-24 - 2023-01-06 - H01L29/74
  • 本发明公开了一种具有过压保护功能的双向可控硅及其制造方法,通过在双向可控硅的P型掺杂基区一下部形成N型电压调制掺杂区一,在P型掺杂基区二上部形成N型电压调制掺杂区二,这样P型掺杂基区一、N型电压调制掺杂区一、N型半导体衬底、N型电压调制掺杂区二、P型掺杂基区二形成一个双向的TVS器件结构,本发明的具有过压保护功能的双向可控硅通过在双向可控硅内集成双向TVS器件,利用TVS器件快速响应、过压钳位的特点,保护双向可控硅免受瞬态过压损坏。
  • 一种反馈控制极结构的晶闸管及其制造工艺-202110683843.6
  • 李冬 - 彰武同创销售服务中心
  • 2021-06-21 - 2023-01-06 - H01L29/74
  • 一种反馈控制极结构的晶闸管及其制造工艺,包括N+型辅助晶闸管L状阴极区和N+型主晶闸管梳状阴极区,N+型辅助晶闸管L状阴极区位于芯片一角,N+型辅助晶闸管L状阴极区和N+型主晶闸管梳状阴极区之间设有N+型反馈隔离条,N+型辅助晶闸管L状阴极区内分布设有第一P型短路点,N+型主晶闸管梳状阴极区内分布设有第二P型短路点,N+型辅助晶闸管L状阴极区、N+型主晶闸管梳状阴极区、N+型反馈隔离条和芯片边界之间构成P型区。本发明的反馈控制极结构的晶闸管,通过采用梳状反馈控制极结构,提高了导通扩展速率,关断时间缩短两倍,di/dt耐量至少提高50%,触发电流温度适应性明显增强。
  • 一种反并联可控硅模块-202222361981.5
  • 黄龙献 - 赛社半导体有限公司
  • 2022-09-01 - 2022-12-13 - H01L29/74
  • 本实用新型一种反并联可控硅模块,包括模块本体,还包括模块上盖,所述模块本体的内部安装有第一电极、第二电极、第三电极,所述第一电极以及第三电极上均连接有电极金属片,所述第二电极与第三电极之间电性连接。该反并联可控硅模块,通过选用控制极插口代替传统的反并联可控硅模块上的控制极,改变了传统反并联可控硅模块设置四个控制极需要四次进行插接的方式,将四个控制极全部一次成型在控制极插口内部,连接时更加方便,简化与控制器连接工序的同时,有效保证其牢固度。
  • 晶闸管组件-202180024493.0
  • 吉本晃一郎 - 力特保险丝公司
  • 2021-03-22 - 2022-11-25 - H01L29/74
  • 公开了一种功率控制开关组件。该组件可以包括晶闸管设备,其中晶闸管设备包括第一设备端子、第二设备端子和栅极端子。该组件可以包括负温度系数(NTC)设备,其在第一端上电耦合到晶闸管设备的栅极端子,并且在第二端上电耦合到晶闸管设备的第一设备端子,其中,NTC设备热耦合到晶闸管设备。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top