[发明专利]适用于在变温环境下操作的集成电子器件在审
| 申请号： | 201910475230.6 | 申请日： | 2019-06-03 |
| 公开（公告）号： | CN110556372A | 公开（公告）日： | 2019-12-10 |
| 发明（设计）人： | P·加利;R·勒蒂克 | 申请（专利权）人： | 意法半导体有限公司 |
| 主分类号： | H01L27/02 | 分类号： | H01L27/02;H03K17/687 |
| 代理公司： | 11256 北京市金杜律师事务所 | 代理人： | 王茂华;傅远 |
| 地址： | 法国*** | 国省代码： | 法国;FR |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本公开的实施例涉及适用于在变温环境下操作的集成电子器件。一种集成电子器件包括绝缘体上硅(SOI)衬底。在SOI衬底中和上形成至少一个MOS晶体管。该至少一个MOS晶体管具有栅极区域，其接收控制电压；背栅极，其接收调整电压；源极/漏极区域，其具有电阻部分；第一端子，其耦合到第一电压(例如，参考电压)并且形成在源极/漏极区域中和电阻部分的第一侧上；以及第二端子，其生成代表集成电子器件的温度的电压，该第二端子形成在源极/漏极区域中和电阻部分的第二侧上。调整电路将调整电压生成为具有取决于控制电压和第二端子所生成的电压的值。 | ||
| 搜索关键词： | 源极/漏极区域 集成电子器件 电阻 调整电压 中和 衬底 接收控制电压 绝缘体上硅 参考电压 调整电路 控制电压 栅极区域 背栅极 耦合到 变温 | ||
【主权项】：
1.一种集成电子器件，包括：/n绝缘体上硅衬底，/n至少一个MOS晶体管，被形成在所述绝缘体上硅衬底中和所述绝缘体上硅衬底上；/n其中所述至少一个MOS晶体管包括：/n栅极区域，被配置为接收控制电压；/n背栅极，被配置为接收调整电压；/n源极或漏极区域，具有电阻部分；/n第一端子，被配置为被耦合到第一电压，并且被形成在所述源极或漏极区域中、以及所述源极区域或漏极区域的所述电阻部分的第一侧上；以及/n第二端子，被配置为生成表示所述集成电子器件的温度的电压，所述第二端子被形成在所述源极或漏极区域中、以及所述源极或漏极区域的所述电阻部分的第二侧上；以及/n调整电路，被配置为将所述调整电压生成为具有取决于所述控制电压和由所述第二端子生成的所述电压的值。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体有限公司，未经意法半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910475230.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 带匹配的射频功率芯片管芯结构及射频功率放大器-201911250786.1
- 岳丹诚;彭虎 - 苏州华太电子技术有限公司
- 2019-12-09 - 2020-02-14 - H01L27/02
- 本发明公开了一种带匹配的射频功率芯片管芯结构，包括与射频功率芯片匹配的电容，所述电容的第一极板通过导体与所述芯片的源极电连接，第二极板通过邦定线直接与所述芯片的漏极电连接，从而形成谐振电路；所述芯片的源极、栅极和漏极以及所述导体均设置在所述芯片的衬底上。通过上述方式，本发明能够减少损耗，提高效率，并且将匹配结构放置在输入端，有效利用了有源管芯所占的位置，输出端可以尽量短的引出，减少输出寄生。
- 半导体装置及其制造方法-201610664839.4
- 胡嘉欣;谢仲朋;杨忠杰;陈柏年;锺怡萱;林峪群 - 台湾积体电路制造股份有限公司
- 2016-08-12 - 2020-02-14 - H01L27/02
- 本公开的一些实施例提供半导体装置及其制造方法。半导体装置包含设置于基底上的虚设鳍状结构，设置于一部分虚设鳍状结构上的虚设栅极结构，虚设栅极结构嵌入于其中的第一层间介电层，设置于第一层间介电层上的第二层间介电层，以及由导电材料形成且嵌入于第二层间介电层的电阻导线。在平面图中，电阻导线与虚设栅极结构重叠。
- 具有防止反向工程的特征的半导体器件-201910962117.0
- 威廉·埃利·撒克三世;罗伯特·弗朗西斯·滕采尔;迈克尔·克林顿·霍克 - 威瑞斯蒂公司
- 2012-12-14 - 2020-02-11 - H01L27/02
- 本发明涉及具有防止反向工程的特征的半导体器件。期望设计和制造抵御现代反向工程技术的电子芯片。本文公开了一种允许设计难以使用现代拆解技术进行反向工程的芯片设计的方法和器件。所公开的器件使用具有相同几何形状但是不同电压电平的器件，以产生不同逻辑器件。可替选地，所公开的器件使用具有不同几何形状和相同运行特性的器件。也公开了一种使用这些器件设计芯片的方法。
- 集成电路的静电放电防护装置-201811188182.4
- 蔡佳谷;廖期圣;吴政晃 - 智原科技股份有限公司
- 2018-10-12 - 2020-02-07 - H01L27/02
- 一种集成电路的静电放电防护装置。静电放电防护装置的第一静电流轨线与第二静电流轨线不直接连接至集成电路的任一焊垫。静电放电防护装置还包括一个箝位电路与四个静电放电防护电路。箝位电路耦接于第一静电流轨线与第二静电流轨线之间。第一静电放电防护电路耦接于第一静电流轨线与集成电路的信号焊垫之间。第二静电放电防护电路耦接于信号焊垫与第二静电流轨线之间。第三静电放电防护电路耦接于第一电源轨线与第二静电流轨线之间。第四静电放电防护电路耦接于第二静电流轨线与第二电源轨线之间。
- 静电放电保护结构及其形成方法-201610666917.4
- 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-08-12 - 2020-02-07 - H01L27/02
- 本发明提供一种静电放电保护结构及其形成方法，其中，方法包括：提供基底，所述基底包括第一区域和第二区域，所述基底的第二区域包括：衬底和位于所述衬底上的鳍部；在所述第一区域基底上形成第一掺杂层；在所述第二区域鳍部表面和第二区域衬底表面形成第二掺杂层。所述形成方法能够增加所形成静电放电保护结构的散热性能，改善静电放电保护结构性能。
- 半导体器件-201710768093.6
- 苏庆 - 上海华虹宏力半导体制造有限公司
- 2017-08-31 - 2020-02-07 - H01L27/02
- 本发明公开了一种半导体器件，半导体器件为LDMOS，DDDMOS和DEMOS中的一种，各单元结构包括：源端结构，漏端结构，平面栅结构；在俯视面上各单元结构排列成多指状阵列结构，两个相邻的单元结构的源端结构共用；在沿着沟道的宽度方向上源区呈连续结构且设置由跨过源区和体引出区的第一接触孔；或者，在沿着沟道的宽度方向上源区呈在源区中插入有体引出区的结构；第一接触孔或插入到源区的体引出区的设置，能加强对源区周侧的体区电位的控制以及增加通过体引出区对器件漏端PN结反偏击穿时形成的正电荷的收集，从而有利于抑制寄生三极管的导通，能扩大器件的安全工作区和静电防护能力。
- 静电释放箝位电路-201710455287.0
- 吕斌 - 上海华虹宏力半导体制造有限公司
- 2017-06-16 - 2020-02-07 - H01L27/02
- 本发明公开了一种静电释放箝位电路，包括：静电侦测电路，静电释放电路和电荷泵；静电释放电路包括连接在IO端口和地之间的第一静电释放晶体管；电荷泵的输出端和第一静电释放晶体管的栅极连接；静电侦测电路的输出端连接电荷泵的输入端；静电侦测电路的输出端还连接第一开关的控制端，第一开关连接在IO端口和第一静电释放晶体管的栅极之间；在静电释放事件出现的状态下，电荷泵停止工作，第一开关打开，第一静电释放晶体管导通实现静电释放；在芯片正常工作状态下，电荷泵工作并输出电压连接到第一静电释放晶体管的栅极使第一静电释放晶体管处于深关闭状态，从而减少第一静电释放晶体管在关态漏电。本发明能减少功耗。
- 高压ESD保护电路-201610341917.7
- 王俊;卢斌;刘森;郭之光 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-05-20 - 2020-02-07 - H01L27/02
- 本发明提供一种高压ESD保护电路,包括设置在高压电源线和地线之间并依次耦接的偏置电路、ESD触发电路以及ESD泄放电路，且所述偏置电路上设置有多个分压节点；所述ESD触发电路主要由至少一个电阻和多个电容连接的RC延时网络构成，每个电容相应地耦接至所述偏置电路的分压节点；所述ESD泄放电路主要由栅极耦接至所述RC延时网络的LDMOS管构成。该高压ESD保护电路，结构简单，能够兼容BCD工艺，且可靠性高。
- 电源静电防护电路、电源模块和半导体器件-201911030881.0
- 李志国 - 长江存储科技有限责任公司
- 2019-10-28 - 2020-01-31 - H01L27/02
- 本发明涉及一种电源静电防护电路、电源模块和半导体器件。电源静电防护电路适于具有外部电源端和内部电源端的电源模块，所述外部电源端连接所述内部电源端，所述电源静电防护电路包括：第一晶体管，包括第一端、第二端和控制端，所述第一晶体管的第一端适于连接所述内部电源端，所述第一晶体管的第二端适于连接参考节点；电容，适于连接在所述外部电源端和所述第一晶体管的控制端之间；以及第一电阻，适于连接在所述内部电源端和所述第一晶体管的控制端之间。
- 静电放电保护器件及其制造方法-201610671655.0
- 王世军;姚飞;殷登平 - 矽力杰半导体技术(杭州)有限公司
- 2016-08-15 - 2020-01-24 - H01L27/02
- 本发明公开了一种静电放电保护器件及其制造方法。所述静电放电保护器件，包括整流器件和开基极双极晶体管，所述整流器件的阳极和阴极分别为第一掺杂区和半导体衬底，所述开基极双极晶体管的发射区、基区和集电区分别为第二掺杂区、外延半导体层和半导体衬底，所述第一掺杂区和所述第二掺杂区穿过掺杂层延伸至所述外延半导体层中的预定深度。所述掺杂层可以抑制第二掺杂区周围产生的诱导掺杂区，从而减小所述开基极双极晶体管的寄生电容，提高响应速度。
- 集成电子器件-201920821398.3
- P·加利;R·勒蒂克 - 意法半导体有限公司
- 2019-06-03 - 2020-01-24 - H01L27/02
- 本公开的实施例涉及集成电子器件。一种集成电子器件包括绝缘体上硅(SOI)衬底。在SOI衬底中和上形成至少一个MOS晶体管。该至少一个MOS晶体管具有栅极区域，其接收控制电压；背栅极，其接收调整电压；源极/漏极区域，其具有电阻部分；第一端子，其耦合到第一电压(例如，参考电压)并且形成在源极/漏极区域中和电阻部分的第一侧上；以及第二端子，其生成代表集成电子器件的温度的电压，该第二端子形成在源极/漏极区域中和电阻部分的第二侧上。调整电路将调整电压生成为具有取决于控制电压和第二端子所生成的电压的值。
- 一种低容结构的低残压ESD浪涌防护器件-201810761857.3
- 张猛;梁令荣 - 伯恩半导体(深圳)有限公司
- 2018-07-12 - 2020-01-21 - H01L27/02
- 本发明公开了一种低容结构的低残压ESD浪涌防护器件，包括通过电连接关系连接的降容管D1、TVS管D4、肖特基管D2、NPN管T1和正向降容管D3；其中降容管D3提供正向电流通路；D1与T1构成PNPN结构，为主放电通道；TVS管D4提供开启电压。本发明设计合理，实现的单向大骤回SCR结构的保护器件，通过双沟槽工艺，实现了极低电容的SCR结构保护器件，能够满足当前低残压保护需求，且该器件具有低电容、低钳位和大浪涌通流能力等特点。
- 一种芯片结构-201510432023.4
- 王小乐 - 熠芯(珠海)微电子研究院有限公司
- 2015-07-21 - 2020-01-21 - H01L27/02
- 本发明公开了一种芯片结构，该芯片结构包括：位于同层至少一个矩形的模拟单元布局设计区域，和位于所述芯片结构中心的至少一个矩形的数字单元布局设计区域；每个模拟单元布局设计区域划分为第一子区域，第二子区域和第三子区域；所述第一子区域设置有数字电源管脚线，所述第二子区域设置有模拟电源管脚线，所述第三子区域设置有模拟单元；所述数字电源管脚线与所述数字单元通过连线连接；所述模拟电源管脚线与所述模拟单元通过连线连接。本发明实施例提供的芯片结构，数字电源管脚线与模拟单元设置在同一个矩形区域内，充分利用芯片空间，从而可以减小芯片面积。
- 一种ESD钳位电路及集成电路-201711008522.6
- 蔡小五;罗家俊;刘海南;陆江;曾传滨;卜建辉;赵海涛 - 中国科学院微电子研究所
- 2017-10-25 - 2020-01-21 - H01L27/02
- 本发明公开了一种ESD钳位电路及集成电路，该钳位电路包括：电容、电阻、第一P型晶体管、第二P型晶体管、第三P型晶体管、第一N型晶体管、第二N型晶体管、第三N型晶体管、第四N型晶体管、第五N型晶体管和第六N型晶体管；其中，第二N型晶体管的源极与第三N型晶体管的漏极连接，第二N型晶体管的漏极与电源之间连接有电容，第二N型晶体管的栅极与第二N型晶体管的漏极连接；第三N型晶体管的源极接地，第三N型晶体管的栅极与第三N型晶体管的漏极连接。本发明提供的电路，用以解决现有技术中用于静电保护的钳位电路存在的占用版图面积过大的技术问题。实现了减小版图面积的技术效果。
- 半导体器件-201610429034.1
- 铃木辉夫 - 株式会社索思未来
- 2016-06-16 - 2020-01-17 - H01L27/02
- 一种半导体器件，包括；第一域，包括第一高电源线、第一低电源线以及第一电源钳位电路；第二域，包括第二高电源线、第二低电源线以及第二电源钳位电路；第三电源钳位电路，设置在所述第二高电源线与所述第一低电源线之间；第一中继电路，接收来自所述第一域的信号，并将所述信号输出至所述第二域；以及第二中继电路，接收来自所述第二域的信号，并将所述信号输出至所述第一域；其中所述第一中继电路和所述第二中继电路具有连接至所述第二高电源线和所述第一低电源线的电路部。
- 一种静电防护电路、基板及显示装置-201611184608.X
- 洪光辉;龚强 - 武汉华星光电技术有限公司
- 2016-12-20 - 2020-01-17 - H01L27/02
- 本发明公开了一种静电防护电路，包括被保护的信号线、VGL信号线、VGH信号线，在被保护的信号线与VGL信号线之间设置有一个N型TFT和1个P型TFT，两种TFT通过三个不同的金属焊盘和电路连接；同样，在被保护的信号线与VGH信号线之间设置有一个N型TFT和一个P型TFT，两种TFT通过三个不同的金属焊盘和电路连接，实现无论在无静电、静电较小、静电较大时，被保护的信号线均不会受到VGL信号线或/和VGH信号线干扰。本发明还提出了含有该静电防护电路的基板及包含该基板的显示装置，在该静电防护电路的保护下，无论在无静电、静电较小、静电较大时，显示功能均不会受到VGL和VGH信号线干扰。
- 借助掩埋击穿晶闸管装置的单向ESD保护-201910601854.8
- 叶夫根尼·尼科洛夫·斯特凡诺夫 - 恩智浦美国有限公司
- 2019-07-04 - 2020-01-14 - H01L27/02
- 一种静电放电保护装置包括：基板；第一和第二发射极区，所述第一和第二发射极区安置在所述基板中，在所述基板的一侧上彼此横向间隔开，并且具有相反导电类型；以及第一和第二基极区，所述第一和第二基极区具有相反导电类型，并且其中所述第一和第二发射极区分别安置在晶闸管布置中。所述第一基极区包括在所述第二基极区下方延伸的掩埋掺杂层。所述掩埋掺杂层和所述第二基极区中的每一个包括掺杂剂浓度分布的相应不均一性。在所述相应不均一性处所述掩埋掺杂层与所述第二基极区之间的间隔为所述晶闸管布置建立击穿触发电压。
- 一种双向可控硅静电防护器件-201911018742.6
- 汪洋;周子杰;董鹏;金湘亮;李幸 - 湖南静芯微电子技术有限公司
- 2019-10-24 - 2020-01-14 - H01L27/02
- 本发明实施例提供一种双向可控硅静电防护器件，包括：P型衬底，P型衬底内设有P+注入区、N型埋层及P+注入区，N型埋层上方设有第一N型深阱、第一P阱、N阱、第二P阱及第二N型深阱，第一P阱内设有位置跨在第一N型深阱与第一P阱上的P+注入区、N+注入区及P+注入区，第二P阱内设有P+注入区、N+注入区及位置跨在第二第P阱与第二N型深阱上的P+注入区；如此，该可控硅静电防护器件能基于标准CMOS工艺且片上集成，并且能够在不增加DDSCR器件面积的同时有效的提高DDSCR的维持电压，进而提高片上集成静电防护器件的鲁棒性。
- 一种多叉指LDMOS-SCR静电防护器件-201911095673.9
- 汪洋;曹佩;董鹏;金湘亮;李幸 - 湖南静芯微电子技术有限公司
- 2019-11-11 - 2020-01-14 - H01L27/02
- 本发明实施例提供一种多叉指LDMOS‑SCR静电防护器件，包括P型衬底；P型衬底中设有N型深阱；N型深阱内设有第一P阱、第一P阱和第二P阱之间的N型深阱、第二P阱、第二P阱和第三P阱之间的N型深阱、第三P阱、第三P+阱和第四P阱之间的N型深阱以及第四P阱；第一P阱内设有第一P+注入区和第一N+注入区；第二P阱内设有第四P+注入区、第三N+注入区、第五P+注入区、第四N+注入区和第六P+注入区；第三P阱内设有第九P+注入区和多个N+注入区Ⅱ，第四P阱内设有第九N+注入区和多个P+注入区Ⅴ，如此，相对于传统多叉指LDMOS‑SCR器件，本发明在增加器件指数的同时，提高多叉指LDMOS‑SCR的导通均匀性，进而提高多叉指LDMOS‑SCR的鲁棒性。
- 基于FinFET小面积标准单元的版图结构-201911106462.0
- 虞蓓蕾;高唯欢;胡晓明 - 上海华力微电子有限公司
- 2019-11-13 - 2020-01-14 - H01L27/02
- 本发明公开了一种基于FinFET小面积标准单元的版图结构，中线构成标准单元上边缘的第一多晶硅截断层和中线构成标准单元下边缘的第二多晶硅截断层之间还形成有中间多晶硅截断层，所述中间多晶硅截断层将同一轨道上的多晶硅分成两部分多晶硅，由两个图形规格不同的多晶硅连接层通过所述两部分多晶硅分别引入不同的输入信号。本发明增加了两个多晶硅截断层，采用两种不同图形规格的多晶硅连接层与增加的多晶硅截断层的组合，在与传统标准单元版图高度相同并符合设计规则的条件下，实现同一多晶硅轨道上能同时引入两个不同的输入信号，有源区布局(4个独立AA区)更加紧凑，而且使用四个多晶硅轨道即可实现，减小了标准单元的版图面积。
- 用于5纳米及以上的标准单元布局架构和绘图样式-201880029074.4
- 理查德·T·舒尔茨 - 超威半导体公司
- 2018-04-27 - 2020-01-14 - H01L27/02
- 描述了一种用于有效地创建标准单元的布局的系统和方法。用于集成电路的标准单元使用全沟槽硅化物带(522A，522B，522C)作为pmos晶体管和nmos晶体管的漏极区域。金属0中的多条单向路线跨标准单元布置，其中每个路线都连接到沟槽硅化物触点。电源连接和接地连接利用引脚而不是标准单元中的端到端轨。另外，中间节点以单向路线在标准单元中布线。
- 一种阵列基板及其制造方法-201710086972.0
- 肖志莲;赵海生;肖红玺;裴晓光;刘冲 - 京东方科技集团股份有限公司;北京京东方光电科技有限公司
- 2017-02-17 - 2020-01-10 - H01L27/02
- 本发明公开了一种阵列基板及其制造方法，属于半导体技术领域。该制造方法包括提供一衬底基板；在衬底基板上制作栅极金属层，栅极金属层包括间隔设置的栅线和公共电极信号线；在栅极金属层上形成栅极绝缘层、有源层、源漏极层、钝化层和保护图形；在钝化层和栅极绝缘层上开设用于连接公共电极信号线的过孔。通过在栅线上方形成保护图形，使得在刻蚀过程中，需要刻透钝化层、保护图形和栅极绝缘层才会使栅线露出，而公共电极信号线上方没有设置保护图形，在刻蚀过程中，只需刻透钝化层和栅极绝缘层就会将公共电极信号线露出，因此在形成过孔的过程中可以保证在公共电极信号线露出时，栅线不露出，从而避免栅线与公共电极信号线出现短接。
- 具有静电放电保护的电子电路-201910575517.6
- T·贝德卡尔拉茨;L·德孔蒂;P·加利 - 意法半导体有限公司
- 2019-06-28 - 2020-01-07 - H01L27/02
- 一种半导体衬底包括具有上表面的掺杂区。掺杂区可以包括二极管的传导端子(诸如阴极)或晶体管的传导端子(诸如漏极)。在掺杂区处提供硅化物层。该硅化物层具有仅部分覆盖掺杂区的上表面的区域的区域。部分区域覆盖有助于调制集成电路器件的阈值电压和/或漏电流。
- 相移器-201910578253.X
- 林纪贤;陈和祥;廖显原;叶子祯;吕盈达 - 台湾积体电路制造股份有限公司
- 2019-06-28 - 2020-01-07 - H01L27/02
- 一种相移器，包含主动区、第一栅极组、第二栅极组和接触物组。主动区在第一方向上延伸且定位在第一层级。第一栅极组在第二方向上延伸，其与主动区重叠且定位在第二层级。接触物组在第二方向上延伸，其在主动区的上方并定位在第三层级，且设置在至少第二栅极组之间。
- 用于扩展电压操作的动态衬底偏置-201910552149.3
- 威廉·厄内斯特·爱德华兹 - 恩智浦美国有限公司
- 2019-06-24 - 2020-01-03 - H01L27/02
- 一种装置包括集成电路(IC)层、如掩埋氧化物(BOX)层等绝缘层、通过所述绝缘层与所述IC层分离的衬底层以及一组保护部件，所述保护部件如耦合到所述IC层以保护所述IC层免受如静电放电(ESD)、电感反激和反电动势(反EMF)事件等瞬态电事件的一组齐纳二极管或齐纳堆叠。所述齐纳堆叠具有比所述IC层的击穿电压高的齐纳击穿电压。有效偏置电压具有比所述IC层的所述击穿电压低的电压电平。所述齐纳二极管或所述齐纳堆叠可以耦合到所述IC层的一个或多个隔离结构。所述隔离结构将所述IC层分离成电性不同的部分或阱，其它电部件形成于所述电性不同的部分或阱中。
- 上拉晶体管及下拉晶体管的集成布置及集成静态存储器-201910552986.6
- 德布拉·M·贝尔 - 美光科技公司
- 2019-06-24 - 2020-01-03 - H01L27/02
- 本发明涉及上拉晶体管及下拉晶体管的集成布置及集成静态存储器。一些实施例包含一种集成组合件，其具有第一下拉晶体管、第二下拉晶体管、第一上拉晶体管及第二上拉晶体管。所述第一下拉晶体管具有第一层处的第一导电栅极主体，且具有从所述第一层竖直偏移的第二层处的n沟道装置有源区域。所述第一上拉晶体管具有所述第一层处的第二导电栅极主体，且具有所述第二层处的p沟道装置有源区域。所述第二下拉晶体管具有所述第二层处的第三导电栅极主体，且具有所述第一层处的n沟道装置有源区域。所述第二上拉晶体管具有所述第二层处的第四导电栅极主体，且具有所述第一层处的p沟道装置有源区域。
- 一种可控硅整流器的静电放电保护装置-201910899074.6
- 董文静 - 徐州启祥电气有限公司
- 2019-09-23 - 2020-01-03 - H01L27/02
- 本发明公开了一种可控硅整流器的静电放电保护装置，可控硅整流器包括位于半导体衬底中的第一n型区域。可控硅整流器还包括位于半导体衬底中的与第一n型区域相邻的第一p型区域。可控硅整流器还包括n型接触区和位于第一n型区中的p型接触区。可控硅整流器还包括n型接触区和位于第一p型区中的p型接触区。可控硅整流器还包括具有比第一p型区域更高的电阻率的阻挡区域。阻挡区域位于第一p型区域的n型接触区域和p型接触区域之间用于减小可控硅的触发电压整流器。
- 一种双向ESD保护器件-201911000838.X
- 张鹏;杨钰琳;宋文龙 - 启东吉莱电子有限公司
- 2019-10-21 - 2020-01-03 - H01L27/02
- 一种双向ESD保护器件，由N+衬底层101、P型外延层102和N+掺杂层103组成的芯片；所述N+衬底层101上方设P型外延层102，P型外延层102上方设N+掺杂层103；深隔离槽104位于芯片左右两侧，其中靠近芯片中心区域的深隔离槽104内设有掺杂的多晶浮岛108，隔离介质层105介于深隔离槽104与正面电极106之间，正面电极106位于N+掺杂层103和隔离介质层105上方，背面电极107形成于N+衬底层101之下。本发明针对普通电容、大电流泄放能力应用的ESD保护，采用槽栅隔离的纵向三极管结构，解决了集成电路静电释放问题。
- 一种半导体器件及其制造方法和电子装置-201410088289.7
- 王孝远;周川淼;金凤吉;李宏伟;郭兵;郭之光 - 中芯国际集成电路制造(上海)有限公司
- 2014-03-11 - 2020-01-03 - H01L27/02
- 本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件，通过在其所包括的作为ESD保护器件的NMOS的漏极内设置P型掺杂区，可以提高ESD保护器件的抗ESD特性，进而提高半导体器件的可靠性。本发明的半导体器件的制造方法，由于制得的半导体器件所包括的作为ESD保护器件的NMOS的漏极内设置有P型掺杂区，因而可以提高ESD保护器件的抗ESD特性，进而提高半导体器件的可靠性。本发明的电子装置，使用了上述半导体器件，因而同样具有上述优点。
- 包括多倍高度标准单元的集成电路及其设计方法-201910331450.1
- 李大成;金雅凛;金珉修;刘钟奎 - 三星电子株式会社
- 2019-04-23 - 2019-12-31 - H01L27/02
- 提供了包括多倍高度标准单元的集成电路及其设计方法。根据实施例，集成电路包括半导体衬底、第一至第三电力轨、第一至第三选择栅极线和行连接配线。半导体衬底上的第一至第三电力轨在第一方向上延伸并且在垂直于第一方向的第二方向上顺序地布置。半导体衬底上的第一至第三选择栅极线在第一电力轨和第二电力轨之间的第一区域以及第二电力轨和第三电力轨之间的第二区域上方沿第二方向延伸，并且在第一方向上顺序地布置。半导体衬底上的行连接配线在第一方向上延伸，以连接第一选择栅极线和第三选择栅极线。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
