专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果54个,建议您升级VIP下载更多相关专利
  • [发明专利]时序电路-CN201810814451.7有效
  • 黄铉澈;刘钟奎;金珉修 - 三星电子株式会社
  • 2018-07-23 - 2023-10-20 - H03K19/01
  • 本发明提供了一种时序电路,所述时序电路包括第一门电路、第二门电路和输出电路。所述第一电路基于输入信号、输入时钟信号和第二信号生成第一信号。所述第二电路通过对所述第一信号和与所述输入时钟信号反相的反相时钟信号执行NOR运算来生成内部时钟信号,并且基于所述内部时钟信号和所述输入信号生成所述第二信号。所述输出电路基于所述第二信号生成输出信号。可以通过经由所述第一电路与所述第二电路之间的相互控制来增加负建立时间,从而提高所述时序电路和包括所述时序电路的集成电路的运行速度,所述负建立时间反映在所述输入时钟信号转变之后的所述输入信号的转变。
  • 时序电路
  • [发明专利]多位触发器电路-CN202310175714.5在审
  • 崔源显;黄铉澈;金珉修 - 三星电子株式会社
  • 2023-02-28 - 2023-10-17 - H03K3/356
  • 一种多位触发器包括第一位触发器和第二位触发器。所述第一位触发器包括:输入多路选择器,其接收第一数据位和第二数据位,并且输出所述第一数据位和所述第二数据位之一作为第三数据位;第一传输电路;第一锁存器;第二传输电路;以及第二锁存器,其输出第一输出数据位。所述第二位触发器包括:输入多路选择器,其接收第四数据位和所述第一输出数据位,并且输出所述第四数据位和所述第一输出数据位之一作为第五数据位;第一传输电路;第一锁存器;第二传输电路;以及第二锁存器,其输出第二输出数据位。所述第一输出数据位从所述第一位触发器沿着外部导线被提供给所述第二位触发器。
  • 触发器电路
  • [发明专利]触发器-CN201711176832.9有效
  • 黄铉澈;金珉修;李大成 - 三星电子株式会社
  • 2017-11-22 - 2023-05-26 - H03K3/012
  • 一种触发器包括:第一节点充电电路,被配置成以通过将输入数据反相产生的反相输入数据对第一节点进行充电;第二节点充电电路,被配置成以输入数据对第二节点进行充电;以及第一NMOS晶体管至第八NMOS晶体管。所述触发器被配置成在时钟信号的上升沿锁存所述输入数据,并输出经锁存的输入数据作为输出数据。所述触发器包括被配置成以通过将所述经锁存的输入数据反相产生的反相输入数据对第六节点进行充电。
  • 触发器
  • [发明专利]触发器-CN201710515662.6有效
  • 黄铉澈;金雅凛;金珉修 - 三星电子株式会社
  • 2017-06-29 - 2023-05-23 - H03K3/037
  • 一种触发器,使用在所述触发器内部生成的信号生成第一反馈信号。所述触发器包含第一级电路、第二级电路和第三级电路。所述第一级电路接收第一数据信号和时钟信号并且通过第一节点生成第一内部信号。所述第二级电路接收所述第一内部信号、所述时钟信号和所述第一反馈信号,并且通过第二节点生成第二内部信号。所述第三级电路在时钟信号处于第一电平时使用第二内部信号和时钟信号通过锁存第二内部信号而生成第二数据信号。所述第二级电路在时钟信号处于第二电平时基于第一反馈信号切断第二节点与电源之间的至少一个第一电流路径。所述触发器能够在根据时钟信号锁存输入数据信号时减少功率消耗。
  • 触发器
  • [发明专利]集成电路、设计包括该集成电路的布图的方法及计算系统-CN202210919537.2在审
  • 金锺宇;林承万;崔银希;金珉修;郑祥震 - 三星电子株式会社
  • 2022-08-02 - 2023-03-17 - G06F30/392
  • 提供了集成电路、设计包括该集成电路的布图的方法及计算系统。集成电路包括:第一单元,包括第一‑a和第二‑a输出引脚、连接第一‑a输出引脚和第二‑a输出引脚的第一布线线路、连接第一‑a输出引脚和第一布线线路的第一‑a过孔、连接第二‑a输出引脚和第一布线线路的第二‑a过孔;及第二单元,包括第一‑b和第二‑b输出引脚、连接第一‑b输出引脚和第二‑b输出引脚的第二布线线路、连接第一‑b输出引脚和第二布线线路的第一‑b过孔、连接第二‑b输出引脚和第二布线线路的第二‑b过孔。第一‑a过孔和第二‑a过孔及第一‑b过孔和第二‑b过孔各自在彼此不同的第一‑a位置、第二‑a位置、第一‑b位置和第二‑b位置处。
  • 集成电路设计包括方法计算系统
  • [发明专利]半导体装置及其布局方法-CN202211103188.3在审
  • 金正熙;金珉修 - 三星电子株式会社
  • 2022-09-09 - 2023-03-17 - H01L27/02
  • 可以提供一种半导体装置,其包括:第一标准单元和第二标准单元,其沿第一方向和与第一方向交叉的第二方向中的一个设置,第一方向和第二方向平行于衬底,并且第一标准单元和第二标准单元中的每一个包括栅极结构和有源区;以及填充物单元,其在第二方向上与第一标准单元相邻,并且在第一方向上与第二标准单元相邻,其中,第一标准单元的输出节点连接到第二标准单元的输入节点,提供第一标准单元的输出节点的输出有源接触件连接到填充物单元中包括的至少一个伪有源接触件中的布线有源接触件,并且提供第二标准单元的输入节点的输入布线连接到布线有源接触件。
  • 半导体装置及其布局方法
  • [发明专利]触发器电路-CN202210642371.4在审
  • 李荣浯;金珉修;李庭镇;崔源显 - 三星电子株式会社
  • 2022-06-08 - 2022-12-09 - H03K3/011
  • 一种基于脉冲的触发器电路包括:脉冲生成器,其生成脉冲信号和反相脉冲信号;扫描保持缓冲器,其将扫描输入信号保持延迟时间;以及锁存器电路,其包括响应于扫描使能信号、脉冲信号和反相脉冲信号接收数据信号和扫描输入信号之一的中间节点。脉冲生成器电路包括:直接路径,其将时钟信号作为直接路径输入提供至NAND电路;延迟路径,其包括被配置为延迟时钟信号并且将延迟的时钟信号作为延迟路径输入提供至NAND电路的数个级,其中,NAND电路对直接路径输入和延迟路径输入执行NAND操作,以生成反相脉冲信号;以及反馈路径,其将脉冲信号提供至延迟路径的数个级中的第一级。
  • 触发器电路
  • [发明专利]电压电平转换单元及包括电压电平转换单元的集成电路-CN202210161271.X在审
  • 朴灿希;金雅凜;金珉修 - 三星电子株式会社
  • 2022-02-22 - 2022-08-30 - H03K19/0185
  • 公开了一种被配置为转换多比特的输入信号的电压电平的电压电平转换单元及包括其的集成电路。电压电平转换单元包括:第一电路区域,其包括被配置为转换输入信号中的1比特第一输入信号的第一电压电平移位器;以及第二电路区域,其包括被配置为转换输入信号中的1比特第二输入信号的第二电压电平移位器,其中,第一电路区域和第二电路区域共享施加有第一电源电压的第一N阱,第一电路区域和第二电路区域共享施加有第二电源电压的第二N阱,其中,第一N阱形成为在第一方向上延伸,并且第一N阱和第二N阱布置为在与第一方向交叉的第二方向上重叠。
  • 电压电平转换单元包括集成电路
  • [发明专利]包括保持复位双稳态触发器的半导体装置-CN201710228979.1有效
  • 金钟宇;姜主贤;金珉修;李伽兰 - 三星电子株式会社
  • 2017-04-10 - 2022-08-02 - H03K3/012
  • 一种半导体装置可包括:主锁存器,使用本地电源供应电压及时钟信号来存储输入数据信号,并将所述输入数据信号输出至第一输出信号;从锁存器,使用全局电源供应电压、时钟信号及保持信号来存储第一输出信号,并输出第二输出信号;第一逻辑门,接收保持信号、时钟信号及复位信号中的一个信号及另一信号的输入,并输出通过执行第一逻辑运算而产生的第一控制信号;以及第二逻辑门,接收保持信号、时钟信号及复位信号中的其余信号及第一控制信号的输入,并对主锁存器及从锁存器中的至少一个执行第二逻辑运算。本发明的半导体装置可减小产品的大小且可降低功耗。
  • 包括保持复位双稳态触发器半导体装置
  • [发明专利]半导体电路-CN202111302130.7在审
  • 黄铉澈;金珉修 - 三星电子株式会社
  • 2021-11-04 - 2022-05-10 - H03K5/01
  • 一种半导体电路,可包括:第一触发器,其被配置为响应于反相输入时钟信号输出第一输入数据作为第一输出信号;第二触发器,其被配置为响应于输入时钟信号输出第二输入数据作为第二输出信号;无毛刺电路,其被配置为接收反相输入时钟信号、输入时钟信号、第一输出信号和第二输出信号,并且基于反相输入时钟信号、输入时钟信号、第一输出信号和第二输出信号确定节点的电压电平;以及反相器,其被配置为输出通过将由无毛刺电路确定的节点的电压电平反相而获得的输出时钟信号。无毛刺电路不包括具有连接到节点的栅极的晶体管。
  • 半导体电路
  • [发明专利]执行逻辑运算的电路和包括该电路的触发器-CN202111219618.3在审
  • 黄铉澈;金珉修;尹丈焕 - 三星电子株式会社
  • 2021-10-20 - 2022-05-06 - H03K3/356
  • 本公开涉及执行逻辑运算的电路和包括该电路的触发器。在本公开中,一种集成电路包括第一电路、第二电路和反相器。第一电路接收第一输入信号、反转的时钟信号、第一输出节点的第一逻辑电平和第二输出节点的逻辑电平,以确定第一输出节点的第二逻辑电平。第二电路接收第一输入信号、时钟信号、第一逻辑电平和第二逻辑电平,以确定第二输出节点的逻辑电平。反相器接收第二输入信号以将反转的第二输入信号输出到第一电路或第二电路。当时钟信号的逻辑电平是第一逻辑电平时,第一输出节点的逻辑电平或第二输出节点的逻辑电平被输出为输出信号。
  • 执行逻辑运算电路包括触发器

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top