[发明专利]半导体器件的形成方法有效
| 申请号： | 201610364768.6 | 申请日： | 2016-05-27 |
| 公开（公告）号： | CN107437562B | 公开（公告）日： | 2020-11-27 |
| 发明（设计）人： | 李勇 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/28;H01L21/336 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 高静;吴敏 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件的形成方法，包括：提供包括NMOS区域的基底，所述基底上形成有层间介质层，且所述NMOS区域的层间介质层内形成有贯穿所述层间介质层的第一开口；在所述第一开口底部和侧壁上形成高k栅介质层；在所述高k栅介质层上形成第一阻挡层；在所述第一阻挡层上形成N型功函数层，所述N型功函数层内含有Al离子；对所述N型功函数层进行退火处理，使所述Al离子向所述第一阻挡层内扩散；在进行所述退火处理后，在所述N型功函数层上形成填充满所述第一开口的金属栅极。本发明降低NMOS区域的等效功函数值，进而改善形成的半导体器件的电学性能。 | ||
| 搜索关键词： | 半导体器件 形成 方法 | ||
【主权项】：
一种半导体器件的形成方法，其特征在于，包括：提供包括NMOS区域的基底，所述基底上形成有层间介质层，且所述NMOS区域的层间介质层内形成有贯穿所述层间介质层的第一开口；在所述第一开口底部和侧壁上形成高k栅介质层；在所述高k栅介质层上形成第一阻挡层；在所述第一阻挡层上形成N型功函数层，所述N型功函数层内含有Al离子；对所述N型功函数层以及第一阻挡层进行退火处理，使所述Al离子向所述第一阻挡层内扩散；在进行所述退火处理后，在所述N型功函数层上形成填充满所述第一开口的金属栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司，未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610364768.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
