[发明专利]半导体器件和制造半导体器件的方法有效

专利信息
申请号: 201610196008.9 申请日: 2016-03-31
公开(公告)号: CN106024879B 公开(公告)日: 2021-03-16
发明(设计)人: 中山达峰;宫本广信 申请(专利权)人: 瑞萨电子株式会社
主分类号: H01L29/778 分类号: H01L29/778;H01L29/06;H01L21/335
代理公司: 北京市金杜律师事务所 11256 代理人: 王茂华
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及半导体器件和制造半导体器件的方法。改进了半导体器件的特性。所述半导体器件包括衬底上的电压箝位层、沟道基底层、沟道层和势垒层。沟槽穿通势垒层延伸达沟道层的一定深度。栅电极设置在沟槽内的栅绝缘膜上。源电极和漏电极设置在栅电极的相应两侧上。延伸到电压箝位层的穿通孔内的联接部将电压箝位层电联接到源电极。包含受主能级比p型杂质的受主能级深的杂质的杂质区设置在穿通孔下方。电压箝位层减小诸如阈值电压和导通电阻的特性的变化。通过由于杂质区中的杂质导致的跳动导电来减小接触电阻。
搜索关键词: 半导体器件 制造 方法
【主权项】:
一种半导体器件,所述半导体器件包括:衬底;第一氮化物半导体层,其被设置在所述衬底上方;第二氮化物半导体层,其被设置在所述第一氮化物半导体层上方;栅电极,其被设置在所述第二氮化物半导体层上方;第一电极和第二电极,其被设置在所述栅电极的相应两侧上的所述第二氮化物半导体层上方;联接部,其将所述第一电极与所述第一氮化物半导体层联接;以及杂质区,其被设置在所述联接部和所述第一氮化物半导体层之间,其中,所述第一氮化物半导体层包含p型杂质,以及其中,所述杂质区包含这样的杂质,该杂质具有的受主能级比所述p型杂质的受主能级深。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610196008.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top