[发明专利]半导体装置及改善字元线电阻与减少硅化物桥接的方法有效

申请号：	201410431357.5	申请日：	2014-08-28
公开（公告）号：	CN105405848B	公开（公告）日：	2019-07-30
发明（设计）人：	陈冠智;林正伟;刘光文	申请（专利权）人：	旺宏电子股份有限公司
主分类号：	H01L27/11526	分类号：	H01L27/11526;H01L23/522
代理公司：	中科专利商标代理有限责任公司 11021	代理人：	任岩
地址：	中国台湾新竹***	国省代码：	中国台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明是有关于一种半导体装置及改善字元线电阻与减少硅化物桥接的方法。该方法在将硅化物区域的形成加入至一半导体中时，通过在形成硅化物区域的步骤之前，先暴露出半导体的主动区域的一部份，可使具有一硅化物层的一半导体的字元线电阻改善，并且减少硅化物桥接的形成。
搜索关键词：	半导体装置改善字元电阻减少硅化物桥接方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种半导体装置，其特征在于其包括：一基板；一主动区域，沿着该基板而设置,所述主动区域之间形成有一间隔,一介电填充材料填充于该间隔中；以及一硅化物层，形成于该主动区域上方，使该主动区域以及该硅化物层形成一字元线，其中该硅化物层的一部分是被暴露出,该硅化物层的另一部份低于该介电填充材料表面；其中，该硅化物层被暴露出的一部分之间，在相邻的字元线之间的区域具有0.1至5.0的一深宽比。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司，未经旺宏电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201410431357.5/，转载请声明来源钻瓜专利网。

同类专利

包括电容元件的集成电路和制造方法-201910361989.1
发明人： A·马扎基 -专利权人：意法半导体(鲁塞)公司
申请日： 2019-04-30 - 公布日： 2019-11-12 - 主分类号： H01L27/11526
摘要：本申请的各实施例涉及包括电容元件的集成电路和制造方法。集成电路的电容元件包括第一电极和第二电极。第一电极由位于掺杂有第一导电类型的半导体阱上方的第一导电层形成。第二电极由位于半导体阱的第一导电层上方的第二导电层形成。第二电极还由半导体阱内的表面区域形成，该表面区域高度掺杂有与第一导电类型相反的第二导电类型，其中表面区域位于第一导电层下方。电极间电介质区域将第一电极和第二电极电分离。

半导体装置及其制造方法-201810886601.5
发明人：饭岛纯;中嶋由美 -专利权人：东芝存储器株式会社
申请日： 2018-08-06 - 公布日： 2019-09-27 - 主分类号： H01L27/11526
摘要：实施方式提供一种能够在配线上恰当且容易地形成插塞的半导体装置及其制造方法。根据一实施方式，半导体装置具备第1配线，该第1配线包含沿着第1方向延伸的第1直线部、及相对于第1直线部弯曲的第1弯曲部。装置还具备第2配线，该第2配线包含：第2直线部，沿着第1方向延伸，且在与第1方向垂直的第2方向上与第1直线部相邻；及第2弯曲部，相对于第2直线部弯曲。装置还具备第1插塞，该第1插塞设置在第1弯曲部上，或设置在第1直线部中的不与第2直线部在第2方向对向的第1非对向部分上。装置还具备第2插塞，该第2插塞设置在第2弯曲部上，或设置在第2直线部中的不与第1直线部在第2方向对向的第2非对向部分上。

一种半导体器件及其制备方法、电子装置-201510615977.9
发明人：仇圣棻 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2015-09-24 - 公布日： 2019-09-27 - 主分类号： H01L27/11526
摘要：本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供基底，所述基底包括周围区和核心区，其中在所述周围区和所述核心区上均形成有包括浮栅、隔离层、控制栅的若干栅极叠层；步骤S2：在所述栅极叠层的侧壁和顶部上形成缓冲层；步骤S3：在所述周围区的所述栅极叠层的侧壁上形成间隙壁；步骤S4：回蚀刻所述间隙壁，以去除所述间隙壁步骤S5：蚀刻去除所述栅极叠层的顶部和侧壁上部的所述缓冲层；步骤S6：沉积金属材料层，以形成自对准硅化物层；步骤S7：沉积介电材料层，以在所述核心区的所述栅极叠层之间形成均一的空气间隙。

三维半导体装置-201910057460.0
发明人：郑恩宅;李星勳 -专利权人：三星电子株式会社
申请日： 2019-01-22 - 公布日： 2019-08-06 - 主分类号： H01L27/11526
摘要：提供了一种三维半导体装置，所述三维半导体装置包括：外围电路结构，设置在第一基底与第二基底之间并且包括多个外围互连件；栅极堆叠结构，设置在第二基底上并且包括在垂直于第二基底的上表面的方向上堆叠且彼此分隔开的多个栅电极，其中，所述多个栅电极包括下栅电极、设置在下栅电极上的多个中间栅电极以及设置在所述多个中间栅电极上的上栅电极；第一通过区，穿过第二基底并且设置在栅极堆叠结构下方；第二通过区，穿过第二基底和栅极堆叠结构；以及第一外围连接插塞，穿过第一通过区并且使下栅电极电连接到外围互连件的第一外围互连件。

半导体装置及改善字元线电阻与减少硅化物桥接的方法-201410431357.5
发明人：陈冠智;林正伟;刘光文 -专利权人：旺宏电子股份有限公司
申请日： 2014-08-28 - 公布日： 2019-07-30 - 主分类号： H01L27/11526
摘要：本发明是有关于一种半导体装置及改善字元线电阻与减少硅化物桥接的方法。该方法在将硅化物区域的形成加入至一半导体中时，通过在形成硅化物区域的步骤之前，先暴露出半导体的主动区域的一部份，可使具有一硅化物层的一半导体的字元线电阻改善，并且减少硅化物桥接的形成。

三维存储器的制备方法、三维存储器、电子设备-201910240951.9
发明人：赵婷婷;鲍琨;夏志良;宋豪杰;吴建中;刘磊;张含玉 -专利权人：长江存储科技有限责任公司
申请日： 2019-03-26 - 公布日： 2019-07-23 - 主分类号： H01L27/11526
摘要：本发明提供了三维存储器的制备方法，包括：提供半导体器件，半导体器件包括衬底、台阶结构、以及平坦层，台阶结构设于衬底上，台阶结构包括台阶部和存储部，平坦层覆盖衬底和台阶结构。在平坦层表面形成层间介质层。形成贯穿层间介质层及平坦层的多个接触孔和多个通孔，接触孔对应衬底和/或台阶部，通孔对应存储部。提供导电材料，在接触孔内形成接触件、且在通孔内形成连接件。本发明将接触件和连接件的制备工艺整合在一起，因此，本发明提供的制备方法极大地减少了制备接触件和连接件的时间与成本，也极大地减少了制备三维存储器的时间，降低了三维存储器的生产成本。本发明还提供了三维存储器及电子设备。

半导体装置-201821258853.5
发明人：饭岛纯;中嶋由美 -专利权人：东芝存储器株式会社
申请日： 2018-08-06 - 公布日： 2019-06-21 - 主分类号： H01L27/11526
摘要：实施方式提供一种能够在配线上恰当且容易地形成插塞的半导体装置。根据一实施方式，半导体装置具备第1配线，该第1配线包含沿着第1方向延伸的第1直线部、及相对于第1直线部弯曲的第1弯曲部。装置还具备第2配线，该第2配线包含：第2直线部，沿着第1方向延伸，且在与第1方向垂直的第2方向上与第1直线部邻接；及第2弯曲部，相对于第2直线部弯曲。装置还具备第1插塞，该第1插塞设置在第1弯曲部上，或设置在第1直线部中的不与第2直线部在第2方向对向的第1非对向部分上。装置还具备第2插塞，该第2插塞设置在第2弯曲部上，或设置在第2直线部中的不与第1直线部在第2方向对向的第2非对向部分上。

半导体存储器件-201811284157.6
发明人：李基硕;金俊秀;金熙中;金奉秀;山田悟;李圭弼;韩成熙;洪亨善;黄有商 -专利权人：三星电子株式会社
申请日： 2018-10-29 - 公布日： 2019-06-04 - 主分类号： H01L27/11526
摘要：一种半导体存储器件包括堆叠结构，该堆叠结构包括垂直地堆叠在衬底上的多个层。所述多个层的每个包括顺序堆叠的第一电介质层、半导体层和第二电介质层、以及在第二电介质层中并在第一方向上延伸的第一导电线。该半导体存储器件还包括垂直地延伸穿过堆叠结构的第二导电线、以及在堆叠结构中并与第二导电线间隔开的电容器。半导体层包括在第一导电线与衬底之间在交叉第一方向的第二方向上延伸的半导体图案。第二导电线在沿第一方向彼此相邻的成对的半导体图案之间。每个半导体图案的一端电连接到电容器的第一电极。

一种提高存储器性能的方法-201410053601.9
发明人：叶晓;詹奕鹏;金起准;金凤吉 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2014-02-17 - 公布日： 2019-05-28 - 主分类号： H01L27/11526
摘要：本发明提供了一种提高存储器性能的方法，通过将单元器件区的源漏掺杂工艺调整到逻辑器件区栅极的氧化修复工艺之后，同时取消紧接单元器件区的源漏掺杂之后的热处理工艺，利用逻辑器件区掺杂之后的热处理工艺来对同时单元器件区进行热处理，相比较传统技术单元器件区少了两步热处理的工艺步骤，进而可使源漏掺杂区的形貌更加陡峭，进而容易形成更高的电场，进而有利于触发带‑带隧穿热电子的产生，激发电离产生更多的电子，使得通过隧穿氧化层的热电子注入到浮栅，从而增加flash器件在编程（写）时的进入浮栅的电子数量，提高编程速度和效率。

半导体存储器件-201810564404.1
发明人：李杲泫;金在泽;金俊烨;孙昌万 -专利权人：爱思开海力士有限公司
申请日： 2018-06-04 - 公布日： 2019-05-14 - 主分类号： H01L27/11526
摘要：半导体存储器件。一种半导体存储器件包括：外围电路区域，该外围电路区域包括第一基板、外围电路元件、第一介电层和底部布线，该外围电路元件至少部分地设置在第一基板上方，该第一介电层覆盖外围电路元件，所述底部布线设置在第一介电层中并且与外围电路元件电联接；单元区域，该单元区域包括设置在第一介电层上方的第二基板、设置在该第二基板上方的存储单元阵列；第二介电层，该第二介电层覆盖所述存储单元阵列；接触件，该接触件通过沿着与第二基板的顶表面垂直的第一方向穿过第二介电层和第一介电层与底部布线联接；以及至少一个虚设接触件，所述至少一个虚设接触件在第二介电层中与接触件邻近地设置。

一种提高深度一致性的多晶硅插塞形成方法-201710755338.1
发明人：隋翔宇;唐兆云;陆智勇;赵新梅;江润峰;程媛;王家友 -专利权人：长江存储科技有限责任公司
申请日： 2017-08-29 - 公布日： 2019-02-22 - 主分类号： H01L27/11526
摘要：本发明提供了一种提高深度一致性的多晶硅插塞形成方法，所述方法在沟道孔中进行插塞氧化物填充不采用回刻工艺，而是在进行平坦化处理后沉积形成插塞的多晶硅；在对形成插塞的多晶硅进行p类型掺杂的离子注入；并利用光刻掩膜在沟道孔顶部进行高浓度的N类型掺杂(N+)的离子注入；从而形成顶部具有PN结结构的多晶硅插塞。通过上述方法，从而形成PN结的方式替代现有回刻插塞氧化物并沉积多晶硅的方法提高了多晶硅插塞深度的一致性；使得多晶硅插塞深度一致性的提高，从而顶部选择栅极(TSG)的开启电压(Vt)一致性更好，从而提高了3D NAND闪存的性能。

半导体装置的制造方法-201510459663.4
发明人：永井聪;米田荣仁;松永健太郎;庄浩太郎 -专利权人：东芝存储器株式会社
申请日： 2015-07-30 - 公布日： 2019-02-01 - 主分类号： H01L27/11526
摘要：本发明涉及半导体装置及其制造方法以及图形生成方法，根据实施方式的半导体装置，具备层叠于半导体基板上的N层的量的层叠体和在所述层叠体包围周围地分离的深度互不相同的开口部，其中，所述N为2以上的整数。

增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构-201711279311.6
发明人：罗清威;李赟;周俊 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2017-12-06 - 公布日： 2019-01-18 - 主分类号： H01L27/11526
摘要：本发明提供了增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构。利用本发明提供的增加浮栅型闪存侧墙宽度的方法，在外围电路区域的第二栅极结构的侧壁形成包括依次叠加的ONO侧墙、第三氧化层和加宽氮化层的加宽侧墙，由于加宽侧墙较ONO侧墙宽度增加，使得随后在外围电路区域进行源漏注入的离子注入区域和第二栅极结构的距离增加，可以降低高压晶体管的漏电流，并且，可以使在第二栅极结构周围基底中形成的漏极延伸区域(LDD区域)的面积增加，从而可以提高高压晶体管的击穿电压。本发明提供的浮栅型闪存结构，其设置于外围电路区域的第二栅极结构具有包括ONO侧墙、第三氧化层和加宽氮化层的加宽侧墙。

存储元件及其制造方法-201510086829.2
发明人：郑致杰;颜士贵;蔡文哲 -专利权人：旺宏电子股份有限公司
申请日： 2015-02-25 - 公布日： 2018-12-25 - 主分类号： H01L27/11526
摘要：本发明提供了一种存储元件及其制造方法。该存储元件包括基底、第一掺杂区、多个复合结构、多个字线以及电荷储存层。第一掺杂区位于基底表面。多个复合结构位于第一掺杂区上。每一复合结构包括两个半导体鳍状结构以及介电层。每一半导体鳍状结构包括第二掺杂区，位于每一半导体鳍状结构的上部；以及基体区，位于第二掺杂区与第一掺杂区之间。介电层位于半导体鳍状结构之间。多个字线位于基底上。每一字线覆盖每一复合结构的部分侧壁与部分顶部。电荷储存层位于复合结构与字线之间。

半导体器件-201810319527.9
发明人：田昌勋;金容锡;林浚熙 -专利权人：三星电子株式会社
申请日： 2018-04-11 - 公布日： 2018-12-18 - 主分类号： H01L27/11526
摘要：一种半导体器件包括：存储单元区域，包括沿着沟道孔布置的存储单元，沟道孔提供在基板上以在垂直于基板的上表面的方向上延伸；以及外围电路区域，设置在存储单元区域的外面并包括低电压晶体管和高电压晶体管。低电压晶体管包括第一晶体管，该第一晶体管包括第一栅电介质层和包含金属的第一栅电极层，高电压晶体管包括第二晶体管，该第二晶体管包括具有比第一栅电介质层的介电常数低的介电常数的第二栅电介质层和包含多晶硅的第二栅电极层。

一种存储装置及其制造方法-201510043025.4
发明人：赖二琨 -专利权人：旺宏电子股份有限公司
申请日： 2015-01-28 - 公布日： 2018-12-18 - 主分类号： H01L27/11526
摘要：本发明公开了一种存储装置及其制造方法，该存储装置包括以一绝缘材料分隔开的多个导电条叠层；存储装置还包括多个导电条的至少一底层、多个中间层及一顶层；一参考导体设置于导电条的底层与一基板之间的一层中，参考导体以一绝缘材料层电性绝缘于基板，并以另一绝缘材料层电性绝缘于导电条的底层。多个垂直有源条设置于导电条叠层之间并与基板及参考导体电性接触。多个电荷储存结构设置于多个接口区中，此些接口区位于导电条叠层中的中间层中的导电条的多个侧表面与垂直有源条的多个交叉点。一偏压回路可配置为提供不同的多个偏压安排至参考导体与基板。

防止EEPROM被紫外线擦写的版图实现方法-201410667926.6
发明人：肖特 -专利权人：上海华虹集成电路有限责任公司
申请日： 2014-11-20 - 公布日： 2018-10-26 - 主分类号： H01L27/11526
摘要：本发明公开了一种防止EEPROM被紫外线擦写的版图实现方法，采用一个EEPROM存储器，可以正常进行EEPROM读写操作，采用一个M_n金属屏蔽层，将EEPROM存储器阵列区域覆盖，采用多个第一接地连接孔将M_n金属屏蔽层连接到EEPROM存储器芯片中的地信号上，采用一个M_k金属屏蔽层，将EEPROM存储器阵列区域覆盖，采用多个第二接地连接孔将M_k金属屏蔽层连接到EEPROM存储器芯片中的地信号上；其中，M_n为EEPROM存储器芯片中第n层金属，M_k为EEPROM存储器芯片中第k层金属，且k≠n。本发明可以防止通过紫外线照射方法擦除EEPROM数据。

三维半导体装置-201711214301.4
发明人：金英宇;任峻成;尹壮根;黄盛珉 -专利权人：三星电子株式会社
申请日： 2017-11-28 - 公布日： 2018-09-14 - 主分类号： H01L27/11526
摘要：提供了一种三维(3D)半导体装置，所述3D半导体装置包括具有单元阵列区和外围电路区的基底。单元阵列结构位于单元阵列区中，并包括3D存储器单元阵列。外围逻辑结构位于外围电路区中并包括外围电路晶体管。单元绝缘层使单元阵列结构绝缘。外围绝缘层与外围逻辑结构和单元阵列区绝缘并且具有多孔层。

解决分栅快闪存储器编程串扰失效的制造方法-201510490502.1
发明人：徐涛;曹子贵;王卉;陈宏 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2015-08-11 - 公布日： 2018-03-06 - 主分类号： H01L27/11526
摘要：本发明提出了一种解决分栅快闪存储器编程串扰失效的制造方法，该方法通过去除逻辑区栅极蚀刻后灰化工艺中稀释氢氟酸的使用，从而达到增加字线蚀刻保护层厚度的目的，最终提高了字线的高度，解决了分栅快闪存储器编程串扰失效；同时使用两次灰化工艺及光阻去除工艺很好的去除光阻，避免了因逻辑区栅极蚀刻后光阻去除工艺中不使用稀释氢氟酸而导致光阻残留的问题。

半导体装置及非易失性半导体存储装置-201410453816.X
发明人：谷本亮;渡部武志;唐金祐次;片村幸雄;村上克也;小泽勲 -专利权人：东芝存储器株式会社
申请日： 2014-09-05 - 公布日： 2018-01-19 - 主分类号： H01L27/11526
摘要：本发明提供一种使可靠性提升的半导体装置及非易失性半导体存储装置。实施方式的半导体装置(1)具备布线基板(2)、电子零件(3)及树脂密封部(4)。布线基板(2)包括设置在绝缘基材上的第1及第2连接垫(22、23)、以及阻焊层(25)。电子零件(3)包括沿着零件主体(31)的对向的2条外形边配置的第1连接部、及设置在零件主体的包含中央部的区域的第2连接部。在阻焊层(25)形成着第1开口部(26)及第2开口部(27)，该第1开口部(26)使第1连接垫(22)露出，该第2开口部(27)以使第2连接垫(23)露出并且伸出至零件主体(31)的外形边的外侧的方式开口。

一种闪存器件的制造方法-201510490472.4
发明人：张振兴 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2015-08-11 - 公布日： 2017-11-24 - 主分类号： H01L27/11526
摘要：本发明提供一种闪存器件的制造方法，先通过采用字线多晶硅层与字线保护层的刻蚀比大于6的破层刻蚀工艺刻蚀所述字线保护层，形成尖角结构并暴露出字线多晶硅层的刻蚀表面，在字线多晶硅层刻蚀形成字线雏形之后，采用偏置射频功率为0的各向同性刻蚀工艺对尖角结构进行修整，去除字线上方多余的尖角结构，保证最终形成的字线最外端尖角的强度，从而保证了字线的高度。进一步的，尖角结构修整完成后，对字线多晶硅层进行过刻蚀，以完全去除源线上方等处残留的多余字线多晶硅层并调整字线的宽度，从而保证字线提高了器件性能。

分栅快闪存储器及避免其编程串扰失效的方法-201710543546.5
发明人：徐涛 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2017-07-05 - 公布日： 2017-11-07 - 主分类号： H01L27/11526
摘要：本发明提供了一种分栅快闪存储器及避免其编程串扰失效的方法，包括提供管芯，所述管芯包括衬底、形成于所述衬底上的隧穿氧化层；在所述隧穿氧化层表面形成字线层，所述字线层的厚度H0＝H1+ΔH，其中，H1为制程设定的需要形成的字线层厚度，ΔH为制程监控测试中量测出的字线层厚度H2与实际的字线层厚度H3的差值。本发明所提供的分栅快闪存储器及避免其编程串扰失效的方法，通过数据分析分析出制程监控测试中量测的字线层厚度与实际字线层厚度之间的差值，让字线层在形成时，补偿这一差值，使字线层的厚度达到所需要的要求，从而避免分栅快闪存储器由于字线层厚度过薄而出现编程串扰失效。

集成电路-201621274261.3
发明人： F·拉罗萨;S·尼埃尔;A·雷尼耶 -专利权人：意法半导体(鲁塞)公司
申请日： 2016-11-25 - 公布日： 2017-06-16 - 主分类号： H01L27/11526
摘要：本实用新型的实施例涉及集成电路。一种集成电路包括半导体衬底；绝缘层，覆盖所述半导体衬底；第一导电类型的半导体层，覆盖所述绝缘层；多个突起区域，相互隔开并且覆盖所述半导体层；以及PN结的序列，位于所述半导体层中，每个PN结位于相关联的突起区域的边缘处并且垂直地从所述半导体层的上表面延伸到所述绝缘层。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]半导体装置及改善字元线电阻与减少硅化物桥接的方法有效

专利文献下载