[发明专利]一种以Bi2Se3薄膜为接触层的硅肖特基结及制备方法有效
| 申请号： | 201310335909.8 | 申请日： | 2013-08-05 |
| 公开（公告）号： | CN103390640A | 公开（公告）日： | 2013-11-13 |
| 发明（设计）人： | 李含冬;高磊;李辉;王高云;罗思源;任武洋;艾远飞;巫江;周志华;王志明 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/47 | 分类号： | H01L29/47;H01L21/28;H01L31/0224 |
| 代理公司： | 成都行之专利代理事务所(普通合伙) 51220 | 代理人： | 谢敏 |
| 地址： | 610000 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种以Bi2Se3薄膜为接触层的硅肖特基结及制备方法，硅肖特基结包括Si基片，所述Si基片的上部设有Bi2Se3肖特基接触层，Si基片的底部设有欧姆接触背电极，所述Bi2Se3肖特基接触层上设有欧姆接触电极，Bi2Se3肖特基接触层与欧姆接触电极之间设有粘接层，所述粘接层由Cr或Ti制成。本发明采用上述结构，能够使Bi2Se3与n型Si之间构成了稳定的肖特基结，另外，粘接层能使Bi2Se3单晶薄片与Si片有效地粘贴在一起，适于规模化生产，且异质结界面的质量能够得到保证。 | ||
| 搜索关键词： | 一种 bi sub se 薄膜 接触 硅肖特基结 制备 方法 | ||
【主权项】：
一种以Bi2Se3薄膜为接触层的硅肖特基结，其特征在于：包括Si基片（2），所述Si基片（2）的上部设有Bi2Se3肖特基接触层（1），Si基片（2）的底部设有欧姆接触背电极（3），所述Bi2Se3肖特基接触层（1）上设有欧姆接触电极（4），Bi2Se3肖特基接触层（1）与欧姆接触电极（4）之间设有粘接层，所述粘接层由Cr或Ti制成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310335909.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 肖特基势垒二极管-201280054764.8
- 泷沢胜;仓又朗人 - 株式会社田村制作所
- 2012-11-08 - 2019-08-20 - H01L29/47
- 本发明提供一种即使增大反向耐压也能够抑制正向电压的增大以及与欧姆电极层的接触电阻的增大的肖特基势垒二极管。肖特基势垒二极管(1)具备：n型半导体层(3)，其由n型的具有导电性的Ga2O3类化合物半导体构成；以及肖特基电极层(2)，其与n型半导体层(3)肖特基接触，在n型半导体层(3)形成有与肖特基电极层(2)肖特基接触的电子载流子浓度比较低的n‑半导体层(31)、以及具有比n‑半导体层(31)高的电子载流子浓度的n+半导体层(32)。
- 氧化物半导体基板及肖特基势垒二极管-201480045491.X
- 笘井重和;柴田雅敏;川岛绘美;矢野公规;早坂紘美 - 出光兴产株式会社
- 2014-08-08 - 2019-06-18 - H01L29/47
- 本发明提供一种肖特基势垒二极管元件，其包含n型或p型硅(Si)基板、氧化物半导体层、及肖特基电极层，且上述氧化物半导体层包含以镓(Ga)为主成分的多晶氧化物及非晶质氧化物中的任一者或两者。
- 半导体装置及其制造方法-201610104130.9
- 长谷川一也;冈彻;田中成明 - 丰田合成株式会社
- 2016-02-25 - 2019-05-14 - H01L29/47
- 本发明涉及半导体装置。该半导体装置具备：半导体层，其具有具有上表面和侧面的呈台地状的台面结构、以及在台面结构的周围扩展的周围面；肖特基电极，其与上表面肖特基接合；绝缘膜，其从周围面通过侧面遍及肖特基电极上而形成，在肖特基电极上具有开口部；布线电极，其在开口部的内侧与肖特基电极电连接，从开口部的内侧通过绝缘膜的部位中的形成于侧面的部位上，遍及绝缘膜的部位中的形成于周围面的部分上形成。
- 半导体装置以及半导体装置的制造方法-201380022013.2
- 木下明将;辻崇;福田宪司 - 富士电机株式会社
- 2013-03-18 - 2019-05-07 - H01L29/47
- 在碳化硅基板基体的表面层选择性地设置p+型区(3)、(4)以及p型区(5)。p+型区(3)设置在包围活性区(101)的耐压构造部(102)。p+型区(4)设置在活性区(101)且构成JBS构造。p型区(5)包围p+型区(3)，构成结终端(JTE)构造。肖特基电极(9)与n型碳化硅外延层(2)形成肖特基结。此外，肖特基电极(9)在覆盖p+型区(3)的一部分以及p型区(5)的层问绝缘膜(6)上伸出，该伸出的部分作为场板发挥作用。由此，可以提供能够维持高耐压、且使用具有高可靠性的宽带隙半导体而构成的半导体装置及其制造方法。
- 一种双场调控的肖特基结-201811490966.2
- 不公告发明人 - 金华伏安光电科技有限公司
- 2018-12-07 - 2019-03-12 - H01L29/47
- 本发明涉及一种双场调控的肖特基结，包括N型半导体，以及与N型半导体相连的金属体，所述N型半导体的表面设置有等间隔排列的不同高度的金属条；该双场调控的肖特基结，解决现有的肖特基结在调控肖特基势垒的方式方面，比较单一，这极大的限制了肖特基结的功能应用的问题，通过改变N型半导体的局部温度，从而使得N型半导体形成一个温度梯度，使得N型半导体内部的载流子发生定向移动，从而形成一个微电流，达到调控肖特基结的肖特基势垒的目的。
- 基于准范德华接触结构的二维半导体器件及其制备方法-201810609906.1
- 何军;王俊俊;王峰 - 国家纳米科学中心
- 2018-06-13 - 2018-12-18 - H01L29/47
- 本发明实施例提供一种基于准范德华接触结构的二维半导体器件及其制备方法，器件的接触电极由石墨烯纳米片和金属垂直堆叠组成，金属被蒸镀在石墨烯纳米片上。该二维半导体器件，由于包含了石墨烯/金属准范德华接触结构，使得器件的一种载流子的肖特基势垒明显降低，另一种载流子的热辅助场发射激活能也表现出明显的降低，从而大大地提升了该半导体器件的性能。再者，使用六方氮化硼作为衬底时，基于该石墨烯/金属准范德华接触结构的器件表现出对衬底效应的免疫性。同时还公开了该接触结构的制备方法，通过对基于该制备方法获得的半导体器件进行性能的验证，证明了该制备方法的有效性，并且制备获得的半导体器件的性能也大大的提升。
- 碳化硅半导体装置-201510217654.4
- 田所千广;樽井阳一郎;大久野幸史 - 三菱电机株式会社
- 2015-04-30 - 2018-11-02 - H01L29/47
- 本发明提供能够使切换时产生的电场集中缓和的碳化硅半导体装置。碳化硅半导体装置具备：第一导电型的碳化硅半导体层；场绝缘膜，其形成于碳化硅半导体层的表面上；肖特基电极，其在碳化硅半导体层的表面上形成为比场绝缘膜靠内周侧，并且形成为攀升至场绝缘膜；表面电极，其将肖特基电极覆盖，越过肖特基电极的外周端而在场绝缘膜上延伸；以及第二导电型的终端阱区域，其在碳化硅半导体层内的上部形成为与肖特基电极的一部分相接，在碳化硅半导体层内比表面电极的外周端向外周侧延伸，表面电极的外周端存在于比终端阱区域的外周端向内侧大于或等于15μm处。
- 一种氮化镓肖特基势垒二极管及其制造方法-201810218852.6
- 敖金平;李小波;邵春林;林岳明 - 扬州科讯威半导体有限公司
- 2018-03-16 - 2018-09-18 - H01L29/47
- 本发明公开一种氮化镓肖特基势垒二极管及其制造方法，包括衬底和生长在衬底上的外延层，所述外延层上设置有欧姆电极和肖特基电极，本发明还公开其制造方法，在氮气和氩气气氛中，采用反应性磁控溅射法在外延层上的肖特基电极区域上形成氮化镍薄膜层，然后采用剥离法，形成肖特基接触，成为肖特基电极，通过通过氮化镍薄膜层取代镍金属作为肖特基接触，本发明解决了现有技术中二极管稳定性不够好，反向泄漏电流较大的技术问题。
- 半导体元件-201380074407.2
- 冨田昌明 - 新电元工业株式会社
- 2013-03-25 - 2018-09-18 - H01L29/47
- 一种半导体元件，改善例如肖特基势垒二极管中的肖特基接合部的反向浪涌耐量。p型半导体部分14由杂质浓度互不相同的p+型半导体部(第一浓度部)14a和p‑型半导体部(第二浓度部)14b构成。并且，金属部分13的侧面13S的一部分和与其连结的底面13B的一部分与p+型半导体部14a的一部分相连接。另外，p‑型半导体部14b的侧面14bS的至少一部分与p+型半导体部14a的侧面14aS相连接。
- 碳化硅半导体装置-201410432842.4
- 樽井阳一郎;今泉昌之;油谷直毅 - 三菱电机株式会社
- 2014-08-28 - 2018-09-11 - H01L29/47
- 由于在肖特基电极的外周端处存在的前端尖锐形状的蚀刻残渣，易于在SBD高频开关动作时由于位移电流而在上述残渣部处引起电场集中。本发明的碳化硅半导体装置具有：第1导电型的漂移层(1b)；在漂移层(1b)中形成的第2导电型的保护环区域(2)；以将保护环区域(2)包围的方式形成的场绝缘膜(3)；肖特基电极(4)，其以在保护环区域(2)的内侧将在表面露出的漂移层(1b)和保护环区域(2)覆盖的方式形成，其外周端存在于场绝缘膜(3)上；以及在肖特基电极(4)上形成的表面电极焊盘(5)，表面电极焊盘(5)的外周端越过肖特基电极(4)的外周端而与所述场绝缘膜(3)接触。
- 一种氮化镓二极管及其制备方法-201510751506.0
- 张葶葶;李亦衡;王东盛;苗操;魏鸿源;严文胜;朱廷刚 - 江苏能华微电子科技发展有限公司
- 2015-11-06 - 2018-08-17 - H01L29/47
- 本发明提供一种氮化镓二极管及其制备方法，该氮化镓二极管增加了阳极金属层与N型氮化镓层等半导体之间的肖特基势垒高度，从而降低金属‑半导体之间的漏电流。该氮化镓二极管，包括：衬底；N型氮化镓层，其形成于所述衬底的上表面上；P型氮化镓层，其形成于所述N型氮化镓层的上表面上；阳极金属层，其形成于所述P型氮化镓层的上表面上与所述P型氮化镓层形成肖特基接触。所述P型氮化镓层的厚度为5~200nm。
- 一种集成凸块状肖特基二极管的碳化硅MOSFET器件元胞结构-201711459799.0
- 袁俊;徐妙玲;倪炜江;黄兴;耿伟;孙安信 - 北京世纪金光半导体有限公司
- 2017-12-28 - 2018-06-22 - H01L29/47
- 本发明公开了一种集成凸块状肖特基二极管的碳化硅MOSFET器件元胞结构，所述碳化硅MOSFET器件元胞结构之间集成了凸块状肖特基二极管，并且所述凸块状肖特基二极管两侧的MOSFET元胞P‑well区边缘设置有P‑Plus的深注入区将凸块状肖特基二极管环绕在中间保护起来。本申请通过在MOSFET元胞之间集成了凸块状肖特基二极管，在器件工作时，起续流二极管的作用，提高了电路工作的效率与可靠性，降低了电路制作成本。而凸块状肖特基二极管在受到反向电压时，两侧MOSFET的深P‑Plus区会把肖特基凸块区域完全掩蔽，从而使凸块SBD能承受更高的耐压，实现高压大电流的器件优化设计。
- 一种ZnxAg(1‑x)NyO(1‑y)纳米阵列/Ag肖特基结及其制备方法-201510496358.2
- 段理;倪磊;孙斌;于晓晨;樊继斌;王佩;韦丰;张亚辉;任新苗 - 长安大学
- 2015-08-13 - 2018-02-06 - H01L29/47
- 本发明公开了一种ZnxAg(1‑x)NyO(1‑y)纳米阵列/Ag肖特基结及其制备方法,肖特基结包括半导体部分和金属部分，所述的半导体部分为ZnxAg(1‑x)NyO(1‑y)纳米阵列，所述的金属部分为Ag；按摩尔比计，ZnxAg(1‑x)NyO(1‑y)纳米阵列中x＝0.80～0.99，y＝0.01～0.15。对ZnxAg(1‑x)NyO(1‑y)纳米阵列进行一系列组合方案处理先在氧气氛围中热处理，再用双氧水超声清洗，再进行紫外臭氧联合处理，最后再在氧气氛围中热处理。经过上述处理后在利用磁控溅射在ZnxAg(1‑x)NyO(1‑y)纳米阵列顶部镀上Ag，形成ZnxAg(1‑x)NyO(1‑y)纳米阵列/Ag肖特基结。对比测试表明，这一系列多步骤处理方案可以有效降低ZnxAg(1‑x)NyO(1‑y)纳米阵列/Ag肖特基结的反向漏电流和材料中的深能级杂质，提高ZnxAg(1‑x)NyO(1‑y)纳米阵列/Ag肖特基结的接触特性。
- 碳化硅半导体器件-201380013907.5
- 今井文一 - 富士电机株式会社
- 2013-03-14 - 2017-08-22 - H01L29/47
- 在通过在碳化硅基板(1)沉积低浓度n型漂移层(2)而成的半导体基板的前表面上形成有与半导体基板形成肖特基接触的第一前表面金属层(11)。第一前表面金属层(11)的外周端部在覆盖边缘部的层间绝缘膜(6)上延伸。在该第一前表面金属层(11)上形成构成前表面电极的第二前表面金属层(12)，在通过干刻形成其一部分时，利用第二前表面金属层(12)完全覆盖成为肖特基接触金属的第一前表面金属层(11)。由此，在用于形成第二前表面金属层(12)的图案化工序中能防止蚀刻残留物，从而能提供可靠性较高的前表面电极结构以及半导体器件的制造方法。
- 一种具有纳米尺度薄膜界面的肖特基能障半导体元件-201610015385.8
- 花长煌;邵耀亭 - 稳懋半导体股份有限公司
- 2016-01-11 - 2017-07-18 - H01L29/47
- 本发明提供一种具有纳米尺度薄膜界面的肖特基能障半导体元件，包括一肖特基能障层以及一金属电极；其中于肖特基能障层的一上表面形成一纳米尺度薄膜界面层，纳米尺度薄膜界面层的厚度大于且小于构成纳米尺度薄膜界面层的材料为至少一氧化物；金属电极形成于纳米尺度薄膜界面层之上且与纳米尺度薄膜界面层相接触。因此，本发明可以改善金属-半导体场效晶体管的栅极延迟现象以及改善肖特基二极管的电流延迟现象。
- 具有结势垒肖特基二极管的碳化硅半导体装置-201380048022.9
- 上东秀幸;内藤正美;森野友生 - 株式会社电装
- 2013-09-12 - 2017-05-24 - H01L29/47
- 碳化硅半导体装置具备具有基板(1)、漂移层(2)、绝缘膜(3)、肖特基势垒二极管(10)和多个第二导电型层(8)的结势垒肖特基二极管。所述肖特基势垒二极管(10)具备肖特基电极(4)和欧姆电极(5)。由所述多个第二导电型层(8)和所述漂移层(2)构成PN二极管，所述多个第二导电型层(8)仅在与棒状的层叠缺陷平行的方向上形成为条纹状。
- 半导体装置及其制造方法-201280023978.9
- 明田正俊;横辻悠太 - 罗姆股份有限公司
- 2012-05-16 - 2017-05-17 - H01L29/47
- 本发明的半导体装置包括由宽带隙半导体构成的半导体层和与所述半导体层的表面相接的肖特基电极，所述半导体层包括形成所述半导体层的所述表面的漂移层和形成在所述漂移层的表层部、具有比所述漂移层高的电阻的高电阻层，所述高电阻层通过在从所述半导体层的所述表面注入杂质离子之后进行小于1500℃的退火处理而形成。
- 具有肖特基源LDMOS的半导体器件及制造方法-201310497151.8
- 李瑞钢;赵一兵;张耀辉;吴菲 - 苏州智瑞佳电子技术有限公司
- 2013-10-21 - 2017-03-08 - H01L29/47
- 本发明公开了一种具有肖特基源LDMOS的半导体器件，包括重掺杂P型衬底或P+衬底、在重掺杂P型衬底或P+衬底上生长的P阱/外延、形成在P阱/外延中的P型扩散区、形成在P阱/外延中且与P型扩散区保持间隔的N阱/LDD、以及穿过P型扩散区并伸入到重掺杂P型衬底或P+衬底且与P型扩散区形成肖特基结的金属源极。本发明有效降低了源极串联电阻，利用金属本身的导电为器件沟道提供充足的载流子，可明显提高器件的增益，驱动电流和高频性能。
- 半导体装置-201280074485.8
- 松崎欣史 - 新电元工业株式会社
- 2012-07-03 - 2017-03-01 - H01L29/47
- 本发明的半导体装置100包括具有n+型半导体层112和n‑型半导体层114的半导体基板110；被选择性地形成在n‑型半导体层114的表面上的p+型扩散区域120；被形成在n‑型半导体层114及p+型扩散区域120的表面上,在与n‑型半导体层114之间形成肖特基接合,且在与p+型扩散区域120之间形成欧姆接合的势垒金属层130,而作为重金属的铂被扩散在半导体基板110中使得浓度在n‑型半导体层114的表面达到最高。根据本发明的半导体装置100，在维持高反向击穿电压VR及低漏电流IR的状态下，能够降低正向压降VF，或缩短反向恢复时间trr。另外，根据本发明的半导体装置100，能够使软恢复特性变得出色。
- 一种肖特基接触及其制备方法-201610803653.2
- 陈俊;吕加兵 - 苏州大学
- 2016-09-06 - 2017-01-04 - H01L29/47
- 本发明涉及一种肖特基接触及其制备方法，所述肖特基接触包括p‑InP衬底、绝缘介质层和电极金属层，所述p‑InP衬底上生长有欧姆接触金属层，所述绝缘介质层为MoO3。制备时，先在p‑InP衬底上生长欧姆接触金属形成外围环形电极；然后在p‑InP衬底上沉积3～4nm厚的MoO3层；最后在MoO3层上沉积阳极电极。本发明利用MoO3作为绝缘介质层，肖特基接触会有明显的势垒增强效应，从而可以有效的避免p‑InP材料的费米能级钉扎效应继而实现Al/p‑InP肖特基接触更好的整流特性；且在310K温度下的理想因子却依旧在2.2以下，相比于其他介质层材料在同等的势垒增强条件下有更小的理想因子，从而使相应的肖特基器件具有更好的器件特性。
- 半导体装置及其制造方法-201080069639.5
- 冈本直哉;美浓浦优一 - 富士通株式会社
- 2010-10-20 - 2016-10-12 - H01L29/47
- 本发明的半导体装置设有：GaN层（2）、与GaN层（2）的Ga面形成肖特基接合的阳极电极（4）以及位于阳极电极（4）的至少一部分与GaN层（2）之间的InGaN层（3）。
- 半导体器件及制造方法-201510178296.0
- 约翰内斯·J·T·M·唐克尔;斯蒂凡·巴斯蒂安·西蒙·海尔;乔斯·安德斯帝格 - 恩智浦有限公司
- 2015-04-15 - 2015-11-25 - H01L29/47
- 半导体器件包括在衬底上的至少一个有源层，以及到该至少一个有源层的肖特基接触，肖特基接触包括至少为钛和氮的主体，主体与至少一个有源层电性耦合。
- 宽带隙半导体器件及其制造方法-201380040316.7
- 和田圭司;增田健良;日吉透 - 住友电气工业株式会社
- 2015-08-04 - 2015-07-29 - H01L29/47
- 一种宽带隙半导体器件(1)，包括衬底(10)和肖特基电极(4)。衬底(10)由具有主面(10a)的宽带隙半导体材料形成并包括第一导电类型区(17)和第二导电类型区(15)。肖特基电极(4)邻接衬底(10)的主面(10a)布置。在衬底(10)处，形成具有与主面(10a)接续的侧面(10b)以及与侧面(10b)接续的底部(10c)的沟槽。肖特基电极(4)在沟槽的侧面(10b)以及主面(10a)处邻接第一导电类型区(17)，且在沟槽的底部(10c)处邻接第二导电类型区(15)。沟槽的侧面(10b)相对于衬底(10)的主面(10a)倾斜。因此，提供能缓解肖特基电极(4)和衬底(10)之间的界面处的电场的宽带隙半导体器件(1)以及制造宽带隙半导体器件(1)的方法。
- 碳化硅半导体器件及其制造方法-201380051524.7
- 日吉透;和田圭司 - 住友电气工业株式会社
- 2013-10-21 - 2015-06-03 - H01L29/47
- 碳化硅衬底(10)的第一主表面(P1)具有位于元件部(CL)中的平坦表面(FT)以及位于终端部(TM)中的侧壁表面(ST)。碳化硅衬底(10)具有杂质层(11)，其具有位于第一主表面(P1)和第二主表面(P2)的平坦表面(FT)的每一个处的部分。在平坦表面(FT)上，肖特基电极(31)接触杂质层(11)。在第二主表面(P2)上，对电极(42)接触杂质层(11)。绝缘膜(21)覆盖侧壁表面(ST)。侧壁表面(ST)相对于{000-1}面倾斜不小于50°且不大于80°。这抑制了碳化硅半导体器件(101)的泄漏电流。
- 肖特基势垒-201420778129.0
- 姜硕;唐冬 - 中国电子科技集团公司第四十七研究所
- 2014-12-10 - 2015-05-13 - H01L29/47
- 本实用新型公开了一种肖特基势垒，包括硅片、低势垒金属层及电极金属层，所述低势垒金属层蒸镀在所述硅片上，所述电极金属层蒸镀在所述低势垒金属层上并包覆所述低势垒金属层。根据本实用新型的肖特基势垒利用外部的电极金属层对内部的低势垒金属层形成保护，防止对势垒的热处理过程中低势垒金属层被氧化而引起势垒参数不稳定的问题。形成势垒的同时，电极金属层也同时形成，制作肖特基产品时不需要后续进行正面电极金属淀积的处理。
- 半导体装置-201310722167.4
- 末代知子;小仓常雄;押野雄一 - 株式会社东芝
- 2013-12-24 - 2014-10-01 - H01L29/47
- 实施方式的半导体装置包括第一电极、第一导电型的第一半导体区域、第一导电型的第二半导体区域、第二导电型的第三半导体区域、第二导电型的第四半导体区域、第二电极以及第一中间金属膜。第一半导体区域设在第一电极之上，具有第一杂质浓度。第二半导体区域设在第一半导体区域之上，具有比第一杂质浓度高的第二杂质浓度。第三半导体区域及第四半导体区域设在第二半导体区域之上。第三半导体区域具有第三杂质浓度。第四半导体区域具有比第三杂质浓度低的第四杂质浓度。第二电极设在第三半导体区域及第四半导体区域之上，与第三半导体区域欧姆接触。第一中间金属膜设在第二电极与第四半导体区域之间，与第四半导体区域进行肖特基接合。
- 制造半导体器件的方法-201280054480.9
- 和田圭司;增田健良 - 住友电气工业株式会社
- 2012-10-29 - 2014-07-09 - H01L29/47
- 一种制造半导体器件的方法，包括：制备由碳化硅制成的且具有形成的n型区域(14、17)的衬底，使该衬底包括一个主表面(10A)的步骤；在包括主表面的区域中形成p型区域(15、16)的步骤；通过在不小于1250℃的温度下加热其中形成有p型区域(15、16)的衬底，由此从n型区域(14、17)跨p型区域(15、16)在主表面上形成氧化物膜(20)的步骤；去除该氧化物膜(20)以暴露主表面的至少一部分的步骤；和在通过去除氧化物膜(20)暴露的主表面上并与之相接触地形成肖特基电极(50)的步骤。
- 具有肖特基源LDMOS的半导体器件-201320650900.1
- 李瑞钢;赵一兵;张耀辉;吴菲 - 苏州智瑞佳电子技术有限公司
- 2013-10-21 - 2014-04-09 - H01L29/47
- 本实用新型公开了一种具有肖特基源LDMOS的半导体器件，包括重掺杂P型衬底或P+衬底、在重掺杂P型衬底或P+衬底上生长的P阱／外延、形成在P阱／外延中的P型扩散区、形成在P阱／外延中且与P型扩散区保持间隔的N阱／LDD、以及穿过P型扩散区并伸入到重掺杂P型衬底或P+衬底且与P型扩散区形成肖特基结的金属源极。本实用新型有效降低了源极串联电阻，利用金属本身的导电为器件沟道提供充足的载流子，可明显提高器件的增益，驱动电流和高频性能。
- 一种沟道型绝缘栅双极型晶体管及其制造方法-201210191750.2
- 方伟 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2012-06-11 - 2014-01-01 - H01L29/47
- 本发明提供了一种沟道型绝缘栅双极型晶体管（Trench IGBT）和制作该Trench IGBT的方法，该Trench IGBT中采用了肖特基接触结构，降低了自身的导通压降。本发明提供的Trench IGBT为：Trench IGBT包括栅氧化层、Pbody耐压区、N型低掺杂衬底基区、金属化阴极和肖特基接触层；所述肖特基接触层位于栅氧化层和Pbody耐压区之间，并且与N型低掺杂衬底基区和金属化阴极接触。制作该Trench IGBT的方法包括：在N型低掺杂衬底基区上形成Pbody耐压区和栅氧化层后，在栅氧化层和Pbody耐压区之间的N型低掺杂衬底基区上形成肖特基接触层；在肖特基接触层上形成金属化阴极。
- 肖特基二极管-201280018873.4
- 柴田大辅;按田义治 - 松下电器产业株式会社
- 2012-04-26 - 2014-01-01 - H01L29/47
- 一种肖特基二极管，具有：半导体层层叠体，其包括在基板(1)上形成的GaN层(4b)、以及在该GaN层上形成并且与GaN层相比带隙更大的AlGaN层(4a)；阳极电极(6)以及阴极电极(7)，它们在该半导体层层叠体上相互隔开间隔地形成；以及阻挡层(5)，在阳极电极(6)与阴极电极(7)之间的区域形成为与AlGaN层相接。阳极电极的一部分以不与AlGaN层的表面相接的方式形成在阻挡层上。阳极电极与阻挡层的势垒高度大于阳极电极与AlaN层的势垒高度。
- 专利分类
- 一种Nd<sub>2</sub>O<sub>3</sub>-Yb<sub>2</sub>O<sub>3</sub>改性的La<sub>2</sub>Zr<sub>2</sub>O<sub>7</sub>-(Zr<sub>0.92</sub>Y<sub>0.08</sub>)O<sub>1.96</sub>复相热障涂层材料
- 无铅[(Na<sub>0.57</sub>K<sub>0.43</sub>)<sub>0.94</sub>Li<sub>0.06</sub>][(Nb<sub>0.94</sub>Sb<sub>0.06</sub>)<sub>0.95</sub>Ta<sub>0.05</sub>]O<sub>3</sub>纳米管及其制备方法
- 磁性材料HN(C<sub>2</sub>H<sub>5</sub>)<sub>3</sub>·[Co<sub>4</sub>Na<sub>3</sub>(heb)<sub>6</sub>(N<sub>3</sub>)<sub>6</sub>]及合成方法
- 磁性材料[Co<sub>2</sub>Na<sub>2</sub>(hmb)<sub>4</sub>(N<sub>3</sub>)<sub>2</sub>(CH<sub>3</sub>CN)<sub>2</sub>]·(CH<sub>3</sub>CN)<sub>2</sub> 及合成方法
- 一种Bi<sub>0.90</sub>Er<sub>0.10</sub>Fe<sub>0.96</sub>Co<sub>0.02</sub>Mn<sub>0.02</sub>O<sub>3</sub>/Mn<sub>1-x</sub>Co<sub>x</sub>Fe<sub>2</sub>O<sub>4</sub> 复合膜及其制备方法
- Bi<sub>2</sub>O<sub>3</sub>-TeO<sub>2</sub>-SiO<sub>2</sub>-WO<sub>3</sub>系玻璃
- 荧光材料[Cu<sub>2</sub>Na<sub>2</sub>(mtyp)<sub>2</sub>(CH<sub>3</sub>COO)<sub>2</sub>(H<sub>2</sub>O)<sub>3</sub>]<sub>n</sub>及合成方法
- 一种(Y<sub>1</sub>-<sub>x</sub>Ln<sub>x</sub>)<sub>2</sub>(MoO<sub>4</sub>)<sub>3</sub>薄膜的直接制备方法
- 荧光材料(CH<sub>2</sub>NH<sub>3</sub>)<sub>2</sub>ZnI<sub>4</sub>
- Li<sub>1.2</sub>Ni<sub>0.13</sub>Co<sub>0.13</sub>Mn<sub>0.54</sub>O<sub>2</sub>/Al<sub>2</sub>O<sub>3</sub>复合材料的制备方法
