“H01L29/47”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果103个，建议您升级VIP下载更多相关专利

[发明专利]一种用于碳化硅肖特基器件的阳极材料及其应用-CN202311083995.8在审
发明人：李培刚;王进进;刘学;周利;季学强;储童 -专利权人：合肥安芯睿创半导体有限公司
申请日： 2023-08-28 - 公布日： 2023-10-17 - 主分类号： H01L29/47 文献下载
摘要：本公开公开了属于半导体材料技术领域的一种用于碳化硅肖特基器件的阳极材料及其应用。本公开首次采用形状记忆合金Fe‑Mn‑Si作为碳化硅肖特基二极管中阳极材料，通过合金中Si的加入、晶圆表面的预处理工艺、合金退火条件等因素，使合金的形状记忆效应增大,可使合金的耐蚀性增强，来提高器件的界面接触和耐用性。此外，Fe‑Mn‑Si合金作为阳极材料拥有与Fe、Mn金属阳极材料接近的反向击穿电压、导通电阻和导通电压，可以应用于碳化硅肖特基二极管器件上，还可以利用温度变化调整Fe‑Mn‑Si合金中马氏体的含量，通过合金电阻率的变化来进一步调控二极管器件整流特性。
一种用于碳化硅肖特基器件阳极材料及其应用

[发明专利]一种基于碳纳米管插入层减弱金属/锗费米能级钉扎效应的异质结及其制作方法-CN202210295705.5在审
发明人：刘驰;魏玉宁;孙东明;成会明 -专利权人：中国科学院金属研究所
申请日： 2022-03-23 - 公布日： 2023-10-03 - 主分类号： H01L29/47 文献下载
摘要：本发明涉及新型半导体器件的研发与应用领域，具体为一种基于碳纳米管插入层减弱金属/锗费米能级钉扎效应的异质结及其制作方法。该异质结是由顶部金属电极、碳纳米管薄膜插入层、锗衬底组成，锗衬底的顶部依次设置碳纳米管薄膜插入层和顶部金属电极，与碳纳米管薄膜插入层接触的顶部金属电极为铝/钛/金自下而上的叠层复合结构。本发明采用插入导电碳纳米管薄膜层的方法来缓解费米能级钉扎效应，网状的碳纳米管导电层有助于消除肖特基势垒高度，而且不会引入较大电阻，从而使金属与轻掺杂n‑Ge之间实现较小的的接触电阻。同时，这一工作为费米能级钉扎的调制和理解提供一种新的方式，有助于提升以新型材料为沟道的晶体管性能。
一种基于纳米插入减弱金属费米能级效应异质结及其制作方法

[发明专利]一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管及其制备方法-CN202310887762.7有效
发明人：朱志宏;江金豹;朱梦剑;熊峰;张检发;徐威;罗芳;王宇航 -专利权人：中国人民解放军国防科技大学
申请日： 2023-07-19 - 公布日： 2023-09-26 - 主分类号： H01L29/47 文献下载
摘要：提供了一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管及其制备方法，本发明的隧穿势垒晶体管利用半导体跟金属的反常组合，即N型半导体与费米能级在其价带顶以下的较高功函金属组合，或者P型半导体与费米能级在其导带顶以上的较低功函金属组合，形成具有较大势垒高度的“类破隙型”金属‑半导体肖特基结。同时，在肖特基结边缘引入渐变的栅控电容，使得在施加栅压时，所形成的肖特基势垒相比于在均匀栅控状态下形成的沿势垒高度方向上窄下宽型结构而变得顶部更宽、腰部更窄。重构后的肖特基势垒，一方面实现对高能量载流子参与输运过程的抑制，实现亚阈值摆幅的显著降低，一方面保证低能量载流子的高效隧穿，提高开态电流密度。
一种具有超陡亚阈值肖特基结型隧穿势垒晶体管及其制备方法

[发明专利]一种肖特基势垒薄膜晶体管及制备方法-CN202310756763.8在审
发明人：李育智;龚政;邹胜晗;陈志涛;赵维 -专利权人：广东省科学院半导体研究所
申请日： 2023-06-25 - 公布日： 2023-08-25 - 主分类号： H01L29/47 文献下载
摘要：本发明的实施例提供了一种涉及半导体技术领域的肖特基势垒金属氧化物薄膜晶体管及制备方法，包括：基底、栅极层、栅介质层、金属氧化物半导体层、金属氧化物绝缘层和电极层，电极层包括源电极以及漏电极，采用非贵金属材料。绝缘层既作为半导体层的刻蚀阻挡层，又作为电极层与半导体层肖特基接触势垒的调控功能层。电极层部分与半导体层直接接触形成欧姆接触区或低肖特基接触势垒区，部分与金属氧化物绝缘层直接接触形成高肖特基接触势垒区，从而保证该肖特基势垒金属氧化物薄膜晶体管具有低饱和电压和高饱和输出电流的特性。该肖特基势垒金属氧化物薄膜晶体管具有结构简单、制备成本低、电学特性优异等优点。
一种肖特基势垒薄膜晶体管制备方法

[发明专利]一种肖特基二极管及其制造方法-CN202111141900.4有效
发明人：吴勐;郭昊鑫;杨旭;孙传帮;麻建国 -专利权人：吉林华微电子股份有限公司
申请日： 2021-09-28 - 公布日： 2023-08-04 - 主分类号： H01L29/47 文献下载
摘要：本发明公开了一种肖特基二极管及其制造方法，所述二极管包括：衬底；制作于所述衬底一侧的外延层；制作于所述外延层一侧的P型保护环；制作于所述外延层一侧的氧化层，从器件边缘延伸到引线窗口边缘位置；制作于所述引线窗口一侧的势垒金属；制作于所述氧化层和势垒金属上的多层金属结构一，从P型保护环外侧向内侧覆盖；制作于所述多层金属结构一外侧的多层金属结构二，从多层金属结构一外层向内侧覆盖，中心区域露出多层金属结构一窗口；制作于所述多层金属结构二外侧钝化薄膜，从多层金属结构二外层向内覆盖，止于向内侧100um距离，本发明的肖特基二极管能够解决贴片烧结封装的肖特基二极管存在的PCT、金属迁移和焊料偏移导致的失效风险。
一种肖特基二极管及其制造方法

[发明专利]用于半导体器件的肖特基接触结构及其形成方法-CN201880016366.4有效
发明人： K·塔巴塔比-阿拉维;K·程;C·J·麦克唐纳 -专利权人：雷声公司
申请日： 2018-03-06 - 公布日： 2023-07-04 - 主分类号： H01L29/47 文献下载
摘要：一种用于半导体器件(10)的肖特基接触结构(18)具有肖特基接触部(20)以及设置在所述接触部上的用于所述接触结构的电极(22)。所述肖特基接触部包括：与半导体进行肖特基接触的由第一金属构成的第一层(24)；处于所述第一层上的由第二金属构成的第二层(26)；处于所述第二层上的由第一金属构成的第三层(28)；以及处于所述第三层上的由第二金属构成的第四层(30)。设置在所述肖特基接触部上的用于所述肖特基接触结构的电极包括第三金属(22)，所述第二金属提供抵抗在所述第三金属和所述第一金属之间的迁移的势垒。
用于半导体器件肖特基接触结构及其形成方法

[发明专利]碳化硅半导体装置的制造方法、碳化硅半导体装置以及电力变换装置的制造方法-CN202080105419.7在审
发明人：吉田基;田中梨菜;福井裕;八田英之 -专利权人：三菱电机株式会社
申请日： 2020-09-30 - 公布日： 2023-05-30 - 主分类号： H01L29/47 文献下载
摘要：本公开的碳化硅半导体装置的制造方法具备：形成栅极沟槽的工序；形成肖特基沟槽的工序；在栅极沟槽和肖特基沟槽形成氧化硅膜(51)的工序；在氧化硅膜的内侧形成多晶硅膜(61)的工序；对多晶硅膜(61)进行回蚀的工序；在栅极沟槽内的栅极电极(60)上形成层间绝缘膜(55)的工序；当在层间绝缘膜(55)开出孔之后利用湿式蚀刻法去除肖特基沟槽内的多晶硅膜(61)的工序；在源极区域(40)上形成欧姆电极(70)的工序；去除肖特基沟槽内的氧化硅膜(51)的工序；以及在所述肖特基沟槽内形成与漂移层(20)进行肖特基连接的源极电极(80)的工序。
碳化硅半导体装置制造方法以及电力变换

[发明专利]宽带隙半导体装置-CN202180052727.2在审
发明人：前山雄介;中村俊一;大贯仁 -专利权人：新电元工业株式会社
申请日： 2021-08-25 - 公布日： 2023-04-18 - 主分类号： H01L29/47 文献下载
摘要：本发明的宽带隙半导体装置具有宽带隙半导体层10、以及设置在所述宽带隙半导体层10上的金属电极20。所述金属电极20在靠近所述宽带隙半导体层10的金属电极20侧的界面区域上具有由六方最密堆积结构(HCP)构成的单晶层21。所述单晶层21具有含O、S、P或Se的指定元素含量区域22。
宽带半导体装置

[发明专利]一种肖特基势垒场效应晶体管及其制备方法-CN202211529256.2在审
发明人：马飞;王琛;曾超凡;路文墨 -专利权人：西安交通大学
申请日： 2022-11-30 - 公布日： 2023-03-24 - 主分类号： H01L29/47 文献下载
摘要：本发明公开了一种肖特基势垒场效应晶体管及其制备方法，该晶体管使用金属Mo为电极，以IGZO/HfO2异质界面为沟道的SB‑TFT结构。由于金属Mo的功函数大于IGZO，其间可形成肖特基接触，且IGZO/Mo肖特基势垒高度受栅极电场的调控，因此，在栅极电场作用下源漏电流可在较大范围内变化，形成场效应迁移率高、开关比大、漏电流小的SB‑TFT。
一种肖特基势垒场效应晶体管及其制备方法

[发明专利]一种快恢复二极管及其制备方法-CN202211234158.6有效
发明人：李伟聪;伍济 -专利权人：深圳市威兆半导体股份有限公司
申请日： 2022-10-10 - 公布日： 2022-12-23 - 主分类号： H01L29/47 文献下载
摘要：本发明属于功率半导体器件技术领域，具体涉及一种快恢复二极管，其从上至下依次包括阳极金属、N型漂移区、N型衬底和阴极金属；还包括P型轻掺杂区、P型重掺杂区、沟槽和SiO2介质层；沟槽内填充掺杂多晶硅，掺杂多晶硅从上至下依次包括第一N型掺杂多晶硅、第二N型掺杂多晶硅和P型掺杂多晶硅；第一N型掺杂多晶硅与阳极金属形成肖特基接触；第一N型掺杂多晶硅的深度大于P型重掺杂区的深度；SiO2介质层沿沟槽外壁包围掺杂多晶硅并设有断口，断口位于第二N型掺杂多晶硅远离P型轻掺杂区的一侧。本发明通过在沟槽内填充掺杂多晶硅形成肖特基区域，SiO2介质层设有断口，使快恢复二极管具有更低的反向恢复损耗和更优的软度。
一种恢复二极管及其制备方法

[发明专利]一种纯铂金势垒肖特基二极管的制备方法-CN202211189058.6在审
发明人：杨敏红;刘韵吉;孙园 -专利权人：桑德斯微电子器件（南京）有限公司
申请日： 2022-09-28 - 公布日： 2022-11-29 - 主分类号： H01L29/47 文献下载
摘要：一种纯铂金势垒肖特基二极管的制备方法，首先在钼大盘上沉积一层铂金属，然后将硅片放置在钼大盘上，通过高纯氩离子轰击硅片表面，去掉硅片表面的自然氧化层，同时氩离子轰击硅片外的大盘，将大盘上的铂金属轰击后沉积到硅片表面；接着在硅片铂层表面沉积一层TiW层。沉积TiW层硅片后纯铂金势垒肖特基二极管的制备，衬底片用n+单晶硅衬底；n+单晶硅衬底产生n‑外延层；按区氧化、离子注入形成PN结，场氧化形成钝化层；光刻、腐蚀露出Si的外延层；制备肖特基势垒前表面清洗使硅片表面的足够的洁净和露出表面无工艺缺陷的硅片。
一种铂金势垒肖特基二极管制备方法

[发明专利]一种氮化镓肖特基势垒二极管及其制造方法-CN202210951099.8在审
发明人：王霄;赵梓辰;敖金平;李杨;陈治伟;杨毅喆;张志达 -专利权人：江南大学
申请日： 2022-08-09 - 公布日： 2022-11-18 - 主分类号： H01L29/47 文献下载
摘要：本发明公开了一种氮化镓肖特基势垒二极管及其制造方法，氮化镓肖特基势垒二极管，由衬底、缓冲层、n+GaN外延层、n‑GaN外延层、欧姆电极、肖特基电极和导电层组成；其中，所述衬底、所述缓冲层、所述n+GaN外延层和所述n‑GaN外延层自下而上依次接触；所述欧姆电极与所述n+GaN外延层的上表面构成欧姆接触；所述肖特基电极与所述n‑GaN外延层的上表面构成肖特基接触；所述欧姆电极和所述肖特基电极的上表面覆盖导电层。本发明采用等离子体氮化形成的氮化镍作为肖特基电极，具有更高的稳定性和更低的反向泄漏电流。
一种氮化肖特基势垒二极管及其制造方法

[发明专利]肖特基势垒晶体管及其制备方法-CN202210720489.4在审
发明人：罗军;毛淑娟;许静 -专利权人：中国科学院微电子研究所
申请日： 2018-11-28 - 公布日： 2022-10-14 - 主分类号： H01L29/47 文献下载
摘要：本公开提供了一种肖特基势垒晶体管及其制备方法。该肖特基势垒晶体管包括SOI衬底，SOI衬底包括顺序层叠的硅衬底、埋氧层以及硅层；位于SOI衬底上的沟道区，沟道区包括位于硅层上的SiGe层；位于沟道区上的栅极结构；位于栅极结构两侧的源漏区，源漏区包括位于沟道区两侧的第二金属硅化物层和第三金属硅化物层，第二金属硅化物层位于硅层中，第三金属硅化物层位于第二金属硅化物层上，并且位于SiGe层两侧该肖特基势垒晶体管具有高迁移率沟道，从而能够提升器件开态电流，且还能够减小晶体管的关态电流，从而提升了器件的电流开关比。
肖特基势垒晶体管及其制备方法

[发明专利]一种非对称沟槽栅SiC IGBT器件及其制备方法-CN202210586128.5在审
发明人：杨雨;田晓丽;刘新宇;白云;杨成樾;王二俊;汤益丹;陈宏 -专利权人：中国科学院微电子研究所
申请日： 2022-05-27 - 公布日： 2022-10-04 - 主分类号： H01L29/47 文献下载
摘要：本发明涉及一种非对称沟槽栅SiC IGBT器件，该器件通过在非导电侧P阱区(即第一阱区)上方、导电侧P型接触区制作肖特基接触，从而形成一定势垒，阻止空穴直接从接地的P阱区与P型接触区逸出，提升空穴浓度，从而显著降低器件的正向导通压降，减少通态损耗，显著增强器件的导电能力，同时击穿电压与栅极氧化物电场没有退化。本发明还涉及所述非对称沟槽栅SiCIGBT器件的制备方法，该制备工艺简单。
一种对称沟槽 sic igbt 器件及其制备方法

[发明专利]功率模组肖特基二极管芯片结构及制备方法-CN202210427309.3在审
发明人：单维刚;宋青 -专利权人：济南市半导体元件实验所
申请日： 2022-04-22 - 公布日： 2022-09-16 - 主分类号： H01L29/47 文献下载
摘要：本发明提供了一种功率模组肖特基二极管芯片结构及制备方法，包括：As掺杂的硅半导体衬底和位于硅半导体衬底之上的P掺杂硅半导体外延层；芯片结构的边缘为氧化层钝化层结构，芯片的主结为环形P+、六边形P+以及铂金‑硅肖特基结共同形成的复合结势垒结构；在复合结势垒结构的正面设有正面多层金属电极，在硅半导体衬底的背面多层金属电极；本发明方法简易、成本低、实用有效，采用NiPt合金作为肖特基势垒金属，形成复合金属硅化物‑硅接触势垒(NiPtSi‑Si)，势垒高度低，反向电流小，通过调整合金组分能够调整势垒高度。
功率模组肖特基二极管芯片结构制备方法

1
2
3
4
5
6
7
下一页»
尾页
共 103 条