“钱文生”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果368个，建议您升级VIP下载更多相关专利

[发明专利]锗硅BiCMOS中的横向齐纳二极管结构及其实现方法-CN201210008189.X有效
发明人：石晶;刘冬华;段文婷;钱文生;胡君 -专利权人：上海华虹NEC电子有限公司
申请日： 2012-01-12 - 公布日： 2013-04-10 - 主分类号： H01L29/866 文献下载
摘要：本发明公开了一种锗硅BiCMOS中的横向齐纳二极管结构及其实现方法，该结构包括：P型衬底，浅槽区填充氧化物，浅槽区填充氧化物上按由下往上依次形成的第一氧化硅层、第一多晶硅层、SiGe层、第一氧化硅介质层和第一氮化硅介质层，N区，P区，N区上形成的第二氧化硅介质层和第二氮化硅介质层，重掺杂的发射极多晶硅层、发射极侧墙；其实现方法主要在于：1)N区：掺杂条件与锗硅HBT三极管的集电区注入一致；2)P区：是重掺杂，工艺条件与锗硅HBT的外基区注入一致；3)P区位于N区的两侧，N区通过重掺杂的发射极多晶硅引出。本发明实现了与锗硅BiCMOS工艺的完全集成，为锗硅BiCMOS的电路设计提供稳压器件。
锗硅 bicmos 中的横向齐纳二极管结构及其实现方法

[发明专利]LDMOS器件及其制造方法-CN201210297126.0有效
发明人： 钱文生;李娟娟 -专利权人：上海华虹NEC电子有限公司
申请日： 2012-08-20 - 公布日： 2013-04-10 - 主分类号： H01L29/06 文献下载
摘要：本申请公开了一种LDMOS器件，在沟道和漏端之间具有第二导电类型的漂移区，所述漂移区的上表面水平，在所述漂移区之上具有至少一块第二导电类型的外延漂移区，所述外延漂移区仅分布在所述漂移区靠近沟道一侧的上方；所述第一导电类型、第二导电类型分别是p型、n型；或者相反。在一个实施例中，所述外延漂移区的上表面呈水平状。在另一个实施例中，所述外延漂移区的上表面呈阶梯状，且在从沟道到漏端的方向上该外延层的厚度单调递减。本申请还公开了所述LDMOS器件的制造方法。所述漂移区和外延漂移区共同构成了LDMOS器件的工作漂移区，由于工作漂移区靠近沟道一侧的厚度有增加，有效地降低了LDMOS器件的导通电阻，并可获得较高的击穿电压。
ldmos 器件及其制造方法

[发明专利]一种锗硅HBT器件及其制造方法-CN201210139894.3有效
发明人：刘冬华;石晶;段文婷;钱文生;胡君 -专利权人：上海华虹NEC电子有限公司
申请日： 2012-05-08 - 公布日： 2013-04-10 - 主分类号： H01L29/737 文献下载
摘要：本发明公开了一种锗硅HBT器件，包括：P型硅衬底上形成有集电区，所述集电区两侧形成有赝埋层和场氧，锗硅外延层形成于所述集电区和场氧上方，隔离氧化层和多晶硅层形成于所述锗硅外延层上方，隔离侧墙形成于锗硅外延层和多晶硅层两侧，所述赝埋层通过深接触孔引出连接金属线，所述锗硅外延层、多晶硅层通过接触孔引出连接金属线；其中，所述P型硅衬底上还形成有一埋层氧化层。本发明还公开了一种锗硅HBT器件的制造方法。本发明要的锗硅HBT器件对硅衬底噪声具有隔离作用，该器件与现有锗硅HBT器件相比较能提高锗硅HBT器件自身隔离噪声特性，进而实现LNA电路的良好高频噪声指标。
一种 hbt 器件及其制造方法

[发明专利]锗硅HBT的集电区引出结构及其制造方法-CN201210163783.6有效
发明人： 钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2012-05-23 - 公布日： 2013-04-10 - 主分类号： H01L29/737 文献下载
摘要：本申请公开了一种锗硅HBT的集电区引出结构，包括集电区电极；还包括填充结构，其顶面接触集电区电极的底面。所述填充结构对称分布于集电区两侧的隔离区及其下方的衬底中。所述填充结构包括下层的无掺杂多晶硅和上层的掺杂多晶硅，所述掺杂多晶硅中掺杂有与衬底相反类型的杂质。掺杂多晶硅的深度＞集电区的深度＞隔离区的深度。两个掺杂多晶硅的侧面接触集电区。本申请还公开了其制造方法。本申请可以降低集电区引出结构与衬底之间的寄生电容。
锗硅 hbt 集电区引出结构及其制造方法

[发明专利]RF LDMOS器件及制造方法-CN201210188969.7有效
发明人：李娟娟;慈朋亮;钱文生;韩峰;董金珠 -专利权人：上海华虹NEC电子有限公司
申请日： 2012-06-08 - 公布日： 2013-04-10 - 主分类号： H01L29/36 文献下载
摘要：本发明公开了一种RF LDMOS器件，其结构是，在P外延的左部形成有一P阱，右部形成有一漏端N型轻掺杂区；所述漏端N型轻掺杂区的右部形成有一漏端N型重掺杂区；所述漏端N型轻掺杂区的左部形成有一N型中掺杂区；所述漏端N型重掺杂区同所述N型中掺杂区不接触。本发明的RF LDMOS器件，漏端N型轻掺杂区为横向非均匀N掺杂，靠近多晶硅栅的一边掺杂浓度相对较高，而靠近漏端的区域掺杂浓度相对较低，在保证器件具有较高击穿电压的同时，有效地降低了器件的导通电阻。本发明还公开了该种RF LDMOS器件的制造方法。
rf ldmos 器件制造方法

[发明专利]锗硅HBT和CMOS器件集成的制造方法和器件结构-CN201210170088.2有效
发明人：段文婷;刘冬华;钱文生;胡君;石晶 -专利权人：上海华虹NEC电子有限公司
申请日： 2012-05-28 - 公布日： 2013-04-10 - 主分类号： H01L21/8249 文献下载
摘要：本发明公开了一种锗硅HBT和CMOS器件集成的制造方法，锗硅HBT的发射区和CMOS器件的多晶硅栅同时刻蚀形成，且CMOS器件的多晶硅栅的位于顶层的多晶硅也采用和锗硅HBT的发射区多晶硅相同工艺且同时形成，这样本发明方法能够实现将锗硅HBT的发射区和CMOS器件的多晶硅栅集成在一起形成，使得本发明方法能缩短工艺时间，使工艺简化并降低工艺成本。本发明的锗硅HBT的集电区、CMOS器件的N阱和P阱的电极都是通过形成于有源区周侧的浅槽场氧底部的赝埋层引出，该电极引出结构不需要额外占用有源区的面积，所以能够减少器件所占用的有源区的面积，并能提高集成度。本发明还公开了一种锗硅HBT和CMOS器件集成的器件结构。
锗硅 hbt cmos 器件集成制造方法结构

[发明专利]一种判定PMOSFET器件硼穿通的方法-CN201110303185.X有效
发明人：罗啸;石晶;钱文生;胡君 -专利权人：上海华虹NEC电子有限公司
申请日： 2011-10-10 - 公布日： 2013-04-10 - 主分类号： G01R31/26 文献下载
摘要：本发明公开了一种判定PMOSFET器件硼穿通的方法，包括：采用相同的工艺流程和参数制造多组具有不同栅氧化层厚度的PMOSFET，每组包含两个多晶硅栅电极掺杂过程中采用类型相反离子注入其它结构完全相同PMOSFET，形成P型多晶硅栅极PMOSFET和N型多晶硅栅极PMOSFET；测量不同栅氧化层厚度PMOSFET的阈值电压；根据测得PMOSFET其各自的阈值电压与其各自栅氧化层厚度之间的关系制作关系图；沿N型多晶硅栅极PMOSFET的阈值电压值添加趋势线，将趋势线整体平移至P型多晶硅栅极PMOSFET的阈值电压值位置；通过P型多晶硅栅极PMOSFET的阈值电压值是否偏离平移后的趋势线判定是否发生硼穿通。本发明的判定PMOSFET器件硼穿通的方法能界定硼穿通发生的临界浓度，能快速准确的判定是否发生硼穿通。
一种判定 pmosfet 器件硼穿通方法

[发明专利]射频横向双扩散场效应晶体管及其制造方法-CN201210529898.2有效
发明人：李娟娟;慈朋亮;钱文生;韩峰;胡君 -专利权人：上海华虹NEC电子有限公司
申请日： 2012-12-11 - 公布日： 2013-04-10 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种射频横向双扩散场效应晶体管，包括P型衬底，在所述P型衬底上外延生长形成的P型外延层，在所述P型外延层上方淀积一层氧化硅层，在所述氧化硅层上淀积一层金属层并刻蚀形成法拉第层，在所述氧化硅层及法拉第层中间还包括一层氮化硅层。本发明能在减少了一次金属淀积过程的同时，实现更高的击穿电压BV，也降低了栅氧边缘下方的电场强度，有利于抑制HCI(热载流子注入)效应。
射频横向扩散场效应晶体管及其制造方法

[发明专利]一种判定PMOSFET器件硼穿通的方法-CN201110303093.1有效
发明人：罗啸;石晶;钱文生;胡君 -专利权人：上海华虹NEC电子有限公司
申请日： 2011-10-10 - 公布日： 2013-04-10 - 主分类号： H01L21/66 文献下载
摘要：本发明公开了一种判定PMOSFET器件硼穿通的方法，包括：采用相同的工艺流程和参数制造2个多晶硅栅电极掺杂过程中采用类型相反离子注入，其它结构完全相同PMOSFET，形成P型多晶硅栅极和N型多晶硅栅极PMOSFET；分别测量P型多晶硅栅极PMOSFET和N型多晶硅栅极PMOSFET的阈值电压；计算得到P型多晶硅栅极PMOSFET和N型多晶硅栅极PMOSFET的阈值电压差值；计算得到P型多晶硅栅电极和N型多晶硅栅电极的功函数差值；将阈值电压差值与功函数差值进行比较；阈值电压差值大于功函数差值，判定发生了硼穿通；阈值电压差值等于功函数差值，判定没有发生硼穿通。本发明的判定PMOSFET器件硼穿通的方法能准确的判定PMOSFET器件是否发生硼穿通。
一种判定 pmosfet 器件硼穿通方法

[发明专利]射频LDMOS器件及其制造方法-CN201210512717.5有效
发明人： 钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2012-12-04 - 公布日： 2013-04-10 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种射频LDMOS器件，在多晶硅栅极和漂移区之上依次具有第三氧化硅和栅掩蔽层。在漂移区中还具有局部氧化结构，其一端与漏区相邻，另一端与所述第三氧化硅相邻且在栅掩蔽层之下。本发明还公开了其制造方法。由于新增了局部氧化结构，本发明可以在获取高击穿电压的同时，适当降低导通电阻和寄生电容。
射频 ldmos 器件及其制造方法

[发明专利]射频LDMOS器件及制造方法-CN201210410422.7有效
发明人：李娟娟;慈朋亮;钱文生;董金珠;韩峰 -专利权人：上海华虹NEC电子有限公司
申请日： 2012-10-24 - 公布日： 2013-04-10 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种射频LDMOS器件，其法拉第盾为单层金属层且其位于漏端漂移区上方的部分包括三个以上深度依次递减的竖直结构，竖直结构的设置能够起到提拉电场的作用，通过竖直结构的长度的差异结合以及与漏端距离的不同能够使得法拉第盾下方的电场更加均匀地分布，提高了器件的击穿电压；本发明不需要多层金属淀积就能实现较高的击穿电压，能够减少器件制造过程中的金属淀积、刻蚀过程，从而器件制造工艺简单，工艺成本降低。本发明还公开了一种射频LDMOS器件的制造方法。
射频 ldmos 器件制造方法

[发明专利]抑制P型赝埋层中的硼杂质外扩的方法-CN201210022022.9无效
发明人：刘冬华;段文婷;石晶;钱文生;胡君 -专利权人：上海华虹NEC电子有限公司
申请日： 2012-01-31 - 公布日： 2013-04-10 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种抑制P型赝埋层中的硼杂质外扩的方法，工艺步骤为：1)在硅衬底表面淀积氧化硅、氮化硅，然后以氮化硅为阻挡层在P型硅衬底上刻蚀浅沟槽隔离结构，接着形成氧化硅及氧化硅侧墙；2)注入高浓度硼，形成重掺杂P型赝埋层；3)退火推进，同时进行轻度氧化，在P型赝埋层区域和非重掺杂区域的硅表面各生长一层氧化硅；4)注入重掺杂N型赝埋层。本发明通过在退火推进的同时，进行轻度氧化，在P型赝埋层区域的硅表面生长一层较厚的氧化硅，而在非重掺杂区域的硅表面生长一层较薄的氧化硅，抑制了P型赝埋层中的硼杂质的外扩，同时又不会影响到后续的N型赝埋层注入。
抑制型赝埋层中的杂质方法

[发明专利]深亚微米半导体器件的工艺集成方法-CN201110283488.X有效
发明人： 钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2011-09-22 - 公布日： 2013-04-03 - 主分类号： H01L21/8238 文献下载
摘要：本发明公开了一种深亚微米半导体器件的工艺集成方法，核心器件和输入输出器件形成于同一半导体衬底上；核心器件和输入输出器件的多晶硅栅由采用单一多晶硅栅工艺形成。在输入输出器件的轻掺杂源漏注入前在输入输出器件的多晶硅栅上形成绝缘覆盖层，能消除较大能量的输入输出器件的轻掺杂源漏注入穿透输入输出器件的多晶硅栅而使器件失效。输入输出器件的轻掺杂源漏注入后又将绝缘覆盖层去除，能使源漏注入时能对器件的多晶硅栅进行良好的掺杂，避免过多的多晶硅栅耗尽。由于半导体器件的多晶硅栅是采用单一的多晶硅栅工艺形成，从而能简化工艺流程并降低成本。
微米半导体器件工艺集成方法

[发明专利]锗硅异质结双极晶体管工艺中可变电容及制造方法-CN201110052241.7有效
发明人： 钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2011-03-04 - 公布日： 2012-09-05 - 主分类号： H01L29/74 文献下载
摘要：本发明公开了一种锗硅异质结双极晶体管工艺中可变电容，包括：N型阱区和P型锗硅碳外延层。阱区形成于有源区中并和浅槽场氧底部的赝埋层相连并通过一深孔接触引出。锗硅碳外延层形成于阱区上方并和阱区形成接触，锗硅碳外延层掺入了在位掺杂的硼原子并和阱区形成单边突变结并组成可变电容。本发明还公开了一种锗硅异质结双极晶体管工艺中可变电容的制造方法。本发明能改善可变电容的电压系数、提高可变电容的性能并能满足射频产品对可变电容的性能要求，能和锗硅异质结双极晶体管工艺兼容并降低成本。
锗硅异质结双极晶体管工艺可变电容制造方法

[发明专利]BiCMOS工艺中的垂直寄生型PNP三极管及制造方法-CN201010589124.X有效
发明人：刘冬华;周正良;钱文生;董金珠 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-12-15 - 公布日： 2012-07-11 - 主分类号： H01L29/73 文献下载
摘要：本发明公开了一种BiCMOS工艺中的垂直寄生型PNP三极管，集电区形成于第一有源区中，赝埋层形成于浅槽场氧底部并横向延伸进入第一有源区并和集电区形成接触，通过赝埋层实现集电区和其相邻有源区相连接，通过在相邻有源区的顶部形成金属接触引出集电极。N型多晶硅形成于基区上部并引出基极。发射区由形成于基区上方的P型离子注入层和P型多晶硅组成。本发明还公开了一种BiCMOS工艺中的垂直寄生型PNP三极管的制造方法。本发明能用作高速、高增益BiCMOS电路中的输出器件，为电路提供多一种器件选择，能减小PNP管的集电极电阻、提高器件的频率性能、多晶硅发射极还能提高器件的增益，还能够降低生产成本。
bicmos 工艺中的垂直寄生 pnp 三极管制造方法