“钱文生”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果368个，建议您升级VIP下载更多相关专利

[发明专利]自对准BCD工艺中DMOS背栅沟道区的注入方法-CN200910201894.X无效
发明人： 钱文生;丁宇 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-12-08 - 公布日： 2011-06-08 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种自对准BCD工艺中DMOS背栅沟道区的注入方法，所述背栅沟道区通过多次注入形成，使所述背栅沟道区成为一个缓变结，所述多次注入的能量和剂量都能调节，通过调节所述多次注入中的低能量注入的注入剂量调节所述DMOS的开启电压，通过调节所述多次注入中的高能量注入的注入能量和剂量提高所述DMOS的击穿电压。本发明能调节DMOS器件的开启电压和提高其击穿电压。
对准 bcd 工艺 dmos 沟道注入方法

[发明专利]SiGe BiCMOS工艺中的SiGe PNP双极晶体管-CN200910201831.4有效
发明人： 钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-11-18 - 公布日： 2011-05-18 - 主分类号： H01L29/732 文献下载
摘要：本发明公开了一种SiGe BiCMOS工艺中的SiGe PNP双极晶体管，其有源区是利用浅槽场氧化层隔离，包括集电区、基区和发射区。集电区由位于浅槽底部的P型埋层构成，通过在场氧化层上制作深阱接触引出所述集电区；基区通过在有源区进行N型离子注入形成，基区的周侧为浅槽场氧化层，基区宽度和浅槽的深度相当，基区底部和集电区相连接；在集电区对侧的浅槽底部形成一N型埋层，基区和该N型埋层相连并通过在所述N型埋层上的场氧化层上制作深阱接触引出所述基区；发射区由形成于所述基区上方的一P型SiGe外延层构成。本发明能缩小SiGe PNP晶体管的面积和提高SiGe PNP晶体管的电流放大系数。
sige bicmos 工艺中的 pnp 双极晶体管

[发明专利]横向高压MOS器件及其制造方法-CN200910201761.2有效
发明人： 钱文生;韩峰 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-11-05 - 公布日： 2011-05-11 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种横向高压MOS器件，通过在器件的漂移区内埋入一反型埋层而形成。本发明还公开了该横向高压MOS器件的制造方法，包括：在硅衬底上形成第一导电类型埋层、第一导电类型外延层以及一牺牲氧化层，采用光刻工艺确定漂移区中反型埋层的注入位置；以光刻胶为掩模进行第二导电类型杂质离子注入，形成一反型杂质区域；制作场氧化层，同时利用生长场氧化层的热过程对所述反型杂质进行激活和推进，形成漂移区中较浅的反型埋层；形成沟道区、源、漏、栅氧化层以及栅。本发明能改变器件漂移区中的电场分布，降低器件表面电场，提高器件的耐压性能和可靠性。
横向高压 mos 器件及其制造方法

[发明专利]超高频硅锗异质结双极晶体管-CN200910201691.0有效
发明人： 钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-10-16 - 公布日： 2011-05-04 - 主分类号： H01L29/73 文献下载
摘要：本发明公开了一种超高频硅锗异质结双极晶体管，包括有一集电区、一基区和一发射区。集电区通过离子注入工艺形成于一N型深阱中，N型深阱是通过在硅半导体衬底上通过N型杂质离子注入形成的。集电区两侧由场氧化层隔离，在场氧化层中用刻蚀工艺开口形成一场氧化层深阱，一集电极通过氧化层深阱接触而引出。基区包括一本征基区和一外基区，由硅锗外延层形成，本征基区和集电区相连接。发射区形成于所述本征基区上并和所述本征基区相连接，由多晶硅外延层形成。本发明能大幅度的减少器件的面积，能够减少工艺成本。
超高频硅锗异质结双极晶体管

[发明专利]BCD工艺中隔离结构的制造方法-CN200910201710.X无效
发明人： 钱文生;丁宇;张帅 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-10-22 - 公布日： 2011-05-04 - 主分类号： H01L21/8249 文献下载
摘要：本发明公开了一种BCD工艺中隔离结构的制造方法，包括以下步骤：步骤一、在器件核心周围刻蚀深槽，形成隔离环；步骤二、淀积一层氧化层介质层；步骤三、采用回蚀的方法将深槽底部的氧化层刻蚀掉，形成侧壁结构，起到隔离的作用；步骤四、槽内填入金属材料。本发明通过用深槽来实现良好的隔离性能和衬底引出的功效。这样不仅避免了寄生击穿问题，同时有效的节省了面积，并具有工艺可行性，与现有的常规工艺能很好的兼容。
bcd 工艺隔离结构制造方法

[发明专利]高压DMOS器件-CN200910201690.6无效
发明人： 钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-10-16 - 公布日： 2011-05-04 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种高压DMOS器件。包括：一漂移区、一漏区、一沟道区、一源区、一栅氧化层、一场氧化层、一栅极以及一埋层。所述漂移区位于沟道区和漏区之间，所述源区形成于沟道区上，所述埋层埋于所述漂移区内并和所述沟道区相连接。所述埋层和所述沟道区具有第一导电类型，所述源区、漏区以及漂移区具有第二导电类型。所述埋层能使漏区引入的漂移区高电位引导至漂移区的深处，使漂移区电场呈现二维的均匀分布，减少了漂移区表面电场的积聚，从而减少了漂移区表面发生击穿的几率，提高了击穿电压。在提高击穿电压的基础上，通过增加漂移区掺杂浓度或缩小器件尺寸能降低DMOS的导通电阻，改善器件特性。
高压 dmos 器件

[发明专利]LDMOS器件及其制造方法-CN200910201692.5无效
发明人： 钱文生;吕赵鸿 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-10-16 - 公布日： 2011-05-04 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种LDMOS器件，所述LDMOS器件包含：具有第一导电类型的埋层、深阱、阱二、漏区、漂移区、源区、离子注入层；具有第二导电类型的阱一和沟道区；以及漏极、源极、浅沟槽隔离氧化层、栅化层、多晶硅栅。离子注入层形成在浅槽隔离氧化层的正下方的所述漂移区的浅表面处。本发明还公开了一种所述LDMOS器件的制造方法，形成浅槽隔离氧化层包括如下步骤：浅槽隔离氧化层的沟槽刻蚀工艺、清洗工艺；在沟槽中进行离子注入层的离子注入工艺；浅槽隔离氧化层生长的工艺；离子注入层退火激活工艺。本发明能有效的降低LDMOS器件开态电阻同时不会影响LDMOS器件的击穿电压。
ldmos 器件及其制造方法

[发明专利]BiCMOS半导体结型可变电容及其制造方法-CN200910057632.0有效
发明人： 钱文生;刘冬华;胡君 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-07-23 - 公布日： 2011-02-02 - 主分类号： H01L29/92 文献下载
摘要：本发明公开了一种BiCMOS半导体结型可变电容，它包含以下部分：(a)衬底材料，包含N型的集电极区，该集电极区叠加在同导电类型的次集电极区；相应的集电极区上有多个隔离区；(b)N型穿通注入区，位于至少一对隔离区之间，并连接次集电极区；(c)覆盖在衬底材料之上的锗硅外延层，它包含非本征基区，导电类型是P型；该锗硅外延层覆盖在不包括穿通注入区的区域；(d)位于衬底上部的铟注入集电极区，位于非本征基区与次集电极区之间。此外，本发明还公开了该BiCMOS半导体结型可变电容的制造方法。本发明的可变电容具有高可调性、高线性度和高品质因子，且易于集成到现有的BiCMOS工艺中去。
bicmos 半导体可变电容及其制造方法

[发明专利]提升SONOS数据保持能力的单晶硅无损伤隧穿窗口集成方法-CN200910057253.1有效
发明人：王函;林钢;钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-05-13 - 公布日： 2010-11-17 - 主分类号： H01L21/283 文献下载
摘要：本发明公开了一种提升SONOS数据保持能力的单晶硅无损伤隧穿窗口集成方法；包括以下步骤：隧穿窗口干法刻蚀；隧穿窗口采用磷元素进行沟道注入；高温退火，修复离子注入对衬底的损伤；隧穿窗口氧化膜湿法刻蚀，采用含氢氟酸作为对衬底表面无损伤的湿法药液。本发明使得后续氧化生成的隧穿氧化膜具有平滑的界面特性，降低了局部电场强化的几率，也降低了电子反向隧穿的几率，从而提高电荷的存储能力以及写入或擦除后的阈值电压窗口。
提升 sonos 数据保持能力单晶硅损伤窗口集成方法

[发明专利]自对准形成齐纳二极管的方法-CN200810044052.3有效
发明人： 钱文生;吕赵鸿 -专利权人：上海华虹NEC电子有限公司
申请日： 2008-12-04 - 公布日： 2010-06-23 - 主分类号： H01L21/329 文献下载
摘要：本发明公开了一种自对准形成齐纳二极管的方法，包括如下步骤：第1步，在硅衬底上生长一层氧化硅；第2步，采用离子注入工艺向硅衬底注入P型杂质，形成P阱；第3步，在硅片表面淀积一层多晶硅，再刻蚀该层多晶硅形成多晶硅残留；第4步，采用离子注入工艺在多晶硅残留的一侧注入N型杂质，形成N型重掺杂区；第5步，采用离子注入工艺在多晶硅残留的另一侧注入P型杂质，形成P型重掺杂区。本发明开发出了非离子注入方式调节齐纳二极管击穿电压的新方法，实现了在固定剂量下制作出不同击穿电压的齐纳二极管，无需通过额外的一次光刻和离子注入，从而降低了制作成本。
对准形成齐纳二极管方法

[发明专利]高稳定性齐纳二极管及其制造方法-CN200810044071.6有效
发明人： 钱文生;吕赵鸿 -专利权人：上海华虹NEC电子有限公司
申请日： 2008-12-09 - 公布日： 2010-06-23 - 主分类号： H01L29/866 文献下载
摘要：本发明公开了一种高稳定性齐纳二极管，包括：硅衬底；氧化硅，在硅衬底的上表面；P阱，在硅衬底之中；相邻的P型重掺杂区和N型重掺杂区，在P阱之中；二金属电极，在硅衬底的上表面，且分别接触P型重掺杂区和N型重掺杂区；所述齐纳二极管还包括：多晶硅，在N型重掺杂区上方的氧化硅上表面，所述多晶硅接零电位或低电位。本发明还公开了一种上述齐纳二极管的制造方法。本发明的创新之处在于，在N型重掺杂区上方的二氧化硅上淀积多晶硅，多晶硅接零电位。这样，N型重掺杂区表面的电场垂直地指向硅表面，将使得表面电流变成体电流，减小了硅与氧化硅界面处各种不利的因素对齐纳二极管稳定性的影响，从而有效地提高了齐纳二极管的稳定性。
稳定性齐纳二极管及其制造方法

[发明专利]在位掺杂多晶硅栅的方法-CN200810044056.1有效
发明人： 钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2008-12-04 - 公布日： 2010-06-23 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种在位掺杂多晶硅栅的方法，采用台阶式N型杂质分布在位掺杂多晶硅栅，所述台阶为两级以上，N型杂质的浓度从多晶硅栅的表面向体内逐渐递减。本发明既能实现较高阻值的多晶硅，又能足够补偿PMOS器件源漏注入，形成埋沟PMOS器件所必需的净N型多晶硅栅。
在位掺杂多晶方法

[发明专利]一种具有自对准接触孔的表面沟道PMOS器件及制作方法-CN200810044054.2有效
发明人： 钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2008-12-04 - 公布日： 2010-06-23 - 主分类号： H01L21/8234 文献下载
摘要：本发明公开了一种具有自对准接触孔的表面沟道PMOS器件制作方法，采用氧化硅栅覆盖层和氮化硅栅覆盖层作为自对准接触孔工艺所需要的多晶硅栅上的栅覆盖层。氮化硅栅覆盖层的厚度要远大于氧化硅栅覆盖层的厚度。采用氧化硅晶体管侧墙替换常规的氮化硅侧墙。在PMOS晶体管的侧墙刻蚀后，采用湿法腐蚀掉氮化硅栅覆盖层，只留下较薄的氧化硅栅覆盖层。这样，NMOS晶体管和PMOS晶体管的源漏离子注入都能穿过氧化硅栅覆盖层进入多晶硅栅，分别形成N型和P型多晶硅栅，使得表面沟道器件得以实现。本发明还公开了一种具有自对准接触孔的表面沟道PMOS器件。本发明能够在不影响现有自对准接触孔制作工艺的基础上制作表面沟道PMOS器件。
一种具有对准接触表面沟道 pmos 器件制作方法

[发明专利]具有自对准接触孔的表面沟道PMOS器件及制作方法-CN200810044059.5有效
发明人： 钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2008-12-04 - 公布日： 2010-06-23 - 主分类号： H01L21/8234 文献下载
摘要：本发明公开了一种具有自对准接触孔的表面沟道PMOS器件制作方法，采用氮化硅栅覆盖层和氧化硅栅覆盖层代替单一的氮化硅栅覆盖层，作为自对准接触孔工艺所需要的多晶硅栅上的栅覆盖层。氧化硅栅覆盖层的厚度远大于氮化硅栅覆盖层的厚度。在PMOS晶体管的侧墙刻蚀后，利用有源区的反版光刻，保护场氧，然后采用湿法腐蚀掉多晶硅栅上的氧化硅栅覆盖层。这样，NMOS晶体管和PMOS晶体管的源漏离子注入都能穿过氮化硅栅覆盖层进入多晶硅栅，分别形成N型和P型多晶硅栅，使得表面沟道器件得以实现。本发明还公开了一种具有自对准接触孔的表面沟道PMOS器件。本发明能够在不影响现有自对准接触孔制作工艺的基础上制作表面沟道PMOS器件。
具有对准接触表面沟道 pmos 器件制作方法

[发明专利]改善边缘凹陷的浅槽隔离工艺-CN200810044072.0有效
发明人： 钱文生;丁宇 -专利权人：上海华虹NEC电子有限公司
申请日： 2008-12-09 - 公布日： 2010-06-23 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种改善边缘凹陷的浅槽隔离工艺，在传统浅槽隔离工艺生长隔离氧化层之前，先进行一步刻蚀硅片(10)形成硅片台阶(101)，然后将沟槽(102)的两侧壁刻蚀在硅片台阶(101)的两侧壁以内。按照上述方法制造的浅槽隔离结构，其填充氧化硅(14)的边缘将大大改善边缘凹陷结构，尽可能较小了其后形成的金属硅化物可能会沿着边缘凹陷结构向下延伸导致漏电流增大的不良影响。
改善边缘凹陷隔离工艺