“钱文生”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果368个，建议您升级VIP下载更多相关专利

[发明专利]N型超结VDMOS中P型柱的形成方法-CN201010027302.X有效
发明人： 钱文生;韩峰 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-01-18 - 公布日： 2011-07-20 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种N型超结VDMOS中P型柱的形成方法，包括步骤：步骤一、在一N型硅衬底上形成N型漏区以及N型硅外延层，在N型外延层上刻蚀出V型槽或锥形孔；步骤二、生长一层牺牲氧化层，对V型槽或锥形孔进行高能量P型杂质的注入，注入后N型外延层中的P型杂质总量与N型杂质总量相等；步骤三、对注入的P型杂质进行高温推进，形成P型柱；步骤四、去除牺牲氧化层，在V型槽或锥形孔中填满氧化硅，表面进行研磨平整，接着形成N型超结VDMOS的源区、栅极以及源、漏和栅极的金属接触。本发明能够降低工艺成本，并能实现器件的低导通电阻高耐压特性，且工艺参数的可调节性强，适用范围广。
型超结 vdmos 形成方法

[发明专利]N型超结VDMOS中多晶硅P型柱的形成方法-CN201010027303.4有效
发明人： 钱文生;韩峰 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-01-18 - 公布日： 2011-07-20 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种N型超结VDMOS中多晶硅P型柱的形成方法，包括：步骤一、在一N型硅衬底上形成N型漏区以及N型硅外延层，在N型外延层上刻蚀出V型槽或锥形孔；步骤二、淀积三层多晶硅填满V型槽或锥形孔，其中第二层多晶硅淀积后，进行P型杂质的注入，注入后N型外延层中的P型杂质总量与N型杂质总量相等，三层多晶硅淀积完成后，对衬底表面进行研磨平整化；步骤三、对注入的P型杂质进行退火推进，形成多晶硅P型柱；步骤四、形成N型超结VDMOS的源区、栅极以及源、漏和栅极的金属接触。本发明能够降低工艺成本，并能实现器件的低导通电阻高耐压特性，且工艺参数的可调节性强，适用范围广。
型超结 vdmos 多晶形成方法

[发明专利]DDDMOS器件-CN201010027307.2无效
发明人： 钱文生;丁宇 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-01-20 - 公布日： 2011-07-20 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种DDDMOS器件，包括：沟道区、漂移区、源区、漏区以及多晶硅栅。多晶硅栅形成于源漏之间的沟道区和漂移区的上方，并通过一低压栅氧和一高压栅氧与沟道区和漂移区隔离，高压栅氧的厚度大于低压栅氧的厚度，所述高压栅氧一端和漏区相接、另一端和低压栅氧相接、覆盖了部分漂移区，低压栅氧的另一端和源区相接、覆盖了全部沟道区和部分漂移区。本发明能通过调整多晶硅栅的长度以及高压栅氧的厚度来使DDDMOS器件的保持较高的击穿电压，同时通过对多晶栅形成自对准源、漏注入，减小了漏端高掺杂区离栅的边距，从而能有效的降低器件导通电阻、减小器件的面积，并具有工艺可行性。
dddmos 器件

[发明专利]BiCMOS工艺中的寄生垂直型PNP器件-CN200910202067.2有效
发明人：邱慈云;朱东园;钱文生;范永洁;刘冬华;胡君 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-12-31 - 公布日： 2011-07-06 - 主分类号： H01L29/732 文献下载
摘要：本发明公开了一种BiCMOS工艺中的寄生垂直型PNP器件，有源区由浅槽场氧隔离，包括：一集电区，由形成于有源区中的一P型杂质离子注入层构成，所述集电区底部连接一P型埋层，所述P型埋层是通过离子注入形成于所述集电区两侧的浅槽底部，通过在所述P型埋层顶部对应的浅槽场氧中制作深孔接触引出集电极；一基区，由形成于所述集电区上部并和所述集电区连接的一N型杂质离子注入层构成；一发射区，由形成于所述基区上部的一P型外延层构成，发射区直接通过一金属接触引出；所述基区上部的P型外延层部分反型为N型，用作所述基区的连接。本发明能用作BiCMOS高频电路中的输出器件，具有较小的面积和传导电阻。
bicmos 工艺中的寄生垂直 pnp 器件

[发明专利]浅沟隔离槽-CN201010027221.X有效
发明人： 钱文生;丁宇 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-01-05 - 公布日： 2011-07-06 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种浅沟隔离槽，由纵向相接的上下两部分组成，下部分宽度大于上部分宽度，形成步骤为：做上部分宽度隔离槽的光刻、刻蚀，刻蚀深度小于所述浅沟隔离槽的深度，去光刻胶；淀积一层薄氧化层；利用刻蚀工艺将槽底部的氧化层去除、留下侧壁氧化层；做干法的各向同性刻蚀，刻蚀后最终达到所述浅沟隔离槽的深度；去除侧壁氧化层，生长线性氧化层，接着，做高密度等离子体氧化层淀积。本发明能有效地解决金属硅化物生长沉淀的过程中沿着浅沟隔离槽边缘向下延伸从而造成器件漏电和隔离变差的问题。
隔离

[发明专利]浅沟槽隔离工艺中的电极引出结构-CN200910202066.8有效
发明人：邱慈云;朱东园;范永洁;钱文生;徐炯;陈帆;张海芳 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-12-31 - 公布日： 2011-07-06 - 主分类号： H01L23/528 文献下载
摘要：本发明公开了一种浅沟槽隔离工艺中的电极引出结构，有源区由浅沟槽隔离，在浅沟槽的底部形成一赝埋层，所述赝埋层进入有源区并和所述有源区中需要引出电极的掺杂区域一相连接，通过在浅沟槽氧化层中制作深槽接触孔和赝埋层相接引出所述掺杂区域一。本发明能够减小器件的面积、降低引出电极的电阻和寄生电容、提高器件的特征频率。
沟槽隔离工艺中的电极引出结构

[发明专利]双极晶体管的集电区和集电区埋层的制造工艺方法-CN200910202080.8有效
发明人：邱慈云;朱东园;范永洁;钱文生;陈帆;徐炯;张海芳 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-12-31 - 公布日： 2011-07-06 - 主分类号： H01L21/331 文献下载
摘要：本发明公开了一种双极晶体管的集电区和集电区埋层的制造工艺方法，一方面以离子注入和退火工艺制造赝埋层(21)即集电区埋层，赝埋层(21)的面积较小，因而后续工艺中不再需要深槽隔离结构对赝埋层(21)进行分割。另一方面，本发明以离子注入工艺制造掺杂区(23)即集电区，取代了成本较高的外延工艺。本发明简化了制造方法，从而节约了制造成本。
双极晶体管集电区集电区埋层制造工艺方法

[发明专利]场氧化隔离工艺中的电极引出结构-CN200910202068.7有效
发明人：邱慈云;朱东园;范永洁;钱文生;徐炯;陈帆;张海芳 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-12-31 - 公布日： 2011-07-06 - 主分类号： H01L23/528 文献下载
摘要：本发明公开了一种场氧化隔离工艺中的电极引出结构，有源区由局部场氧隔离，在局部场氧底部形成一赝埋层，所述赝埋层进入有源区并和所述有源区中需要引出电极的掺杂区域一相连接，通过在局部场氧中制作深槽接触和赝埋层相接引出掺杂区域一的电极。本发明能够减小器件的面积、降低引出的电极电阻和寄生电容、提高器件的特征频率。
氧化隔离工艺中的电极引出结构

[发明专利]双极晶体管的集电区和集电区埋层的制造方法-CN200910202069.1有效
发明人：邱慈云;朱东园;范永洁;钱文生;陈帆;徐炯;张海芳 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-12-31 - 公布日： 2011-07-06 - 主分类号： H01L21/331 文献下载
摘要：本发明公开了一种双极晶体管的集电区和集电区埋层的制造方法，将刻蚀沟槽之前硅片表面的硬掩膜层由氧化硅和氮化硅两层改为氧化硅-氮化硅-氧化硅三层，又通过淀积和反刻工艺在沟槽的侧壁和底部形成了氮化硅侧墙和氮化硅残留层，从而可以有效阻止离子注入，保护有源区。
双极晶体管集电区集电区埋层制造方法

[发明专利]BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法-CN200910202031.4有效
发明人：邱慈云;朱东园;钱文生;范永洁;刘冬华;胡君 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-12-24 - 公布日： 2011-06-29 - 主分类号： H01L29/732 文献下载
摘要：本发明公开了一种BiCMOS工艺中的寄生垂直型PNP三极管，包括：集电区、基区和发射区。集电区由有源区中的P型杂质离子注入层构成，底部连接一形成于浅槽底部的P型埋层，通过P型埋层和集电区相邻的有源区的连接引出集电区。基区由集电区上部的N型杂质离子注入层构成，通过基区上部的P型外延层反型后引出。发射区为基区上部的P型外延层进行重掺杂后形成。本发明还公开了该BiCMOS工艺中的寄生垂直型PNP三极管的制造方法。本发明器件能用作高速、高增益BiCMOS电路中的输出器件、为电路提供多一种器件选择；本发明还能降低生产成本。
bicmos 工艺中的寄生垂直 pnp 三极管及其制造方法

[发明专利]双极晶体管-CN200910202011.7有效
发明人：邱慈云;朱东园;钱文生;范永洁 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-12-21 - 公布日： 2011-06-22 - 主分类号： H01L29/73 文献下载
摘要：本发明公开了一种双极晶体管，有源区由浅槽场氧隔离，包括：一集电区，由形成于有源区中的第一导电类型的杂质离子注入层构成，底部连接由两个第一导电类型的赝埋层连接而形成的埋层，所述赝埋层通过在有源区两侧的浅槽底部注入第一导电类型杂质离子形成；通过在所述赝埋层上场氧中制作深槽接触引出集电极；一基区，由形成于所述集电区上的第二导电类型的薄膜构成；一发射区，由形成于所述基区上的第一导电类型的多晶硅构成。本发明能缩小器件面积、降低寄生效应、减少光刻层数以及降低工艺成本。
双极晶体管

[发明专利]浅沟隔离槽-CN200910201949.7有效
发明人： 钱文生;丁宇 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-12-15 - 公布日： 2011-06-15 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种浅沟隔离槽，由纵向相接的上下两部分组成，其下部分宽度小于上部分宽度，形成步骤为：做小于上部分宽度隔离槽的光刻、刻蚀，刻蚀的深度小于所述浅沟隔离槽的深度；做上部分宽度隔离槽的光刻、刻蚀，刻蚀后最终达到所述浅沟隔离槽的深度；生长线性氧化层，做高密度等离子体氧化层淀积。本发明能有效地解决金属硅化物生长沉淀的过程中沿着浅沟隔离槽边缘向下延伸从而造成器件漏电和隔离变差的问题。
隔离

[发明专利]在CMOS工艺中集成光电二极管的方法-CN200910201940.6有效
发明人：王乐平;钱文生;张雷;徐俊杰;陈保周 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-12-15 - 公布日： 2011-06-15 - 主分类号： H01L21/8249 文献下载
摘要：本发明公开了一种在CMOS工艺中集成光电二极管的方法，采用0.35μm CMOS工艺方法，通过衬垫氧化层的成长，SiN的淀积，光刻与刻蚀，场氧化层成长，SiN的去除形成场氧化层；通过一次光刻和注入形成PDNwell层；在经过一次热过程之后，采用0.35μm CMOS工艺方法完成栅，侧墙，LDD，SD，硅化物合金层。本发明能以较低的制造成本实现光电鼠标的功能。
cmos 工艺集成光电二极管方法

[发明专利]BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法-CN200910201947.8有效
发明人： 钱文生;胡君;刘冬华 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-12-15 - 公布日： 2011-06-15 - 主分类号： H01L29/732 文献下载
摘要：本发明公开了一种BiCMOS工艺中的寄生垂直型PNP三极管，包括：集电区、基区和发射区。集电区由有源区中的P型杂质离子注入层即NMOS的P阱构成，底部连接一形成于浅槽底部的P型导电区，通过P型导电区和集电区相邻的有源区的连接引出集电区。基区由集电区上部的N型杂质离子注入层即NMOS的NLDD构成，通过基区上部的N型多晶硅引出。发射区为形成于基区上部的P型外延层构成，并通过NPN管的非本征基区注入连接出去。本发明还公开了该BiCMOS工艺中的寄生垂直型PNP三极管的制造方法。本发明器件能用作高速、高增益BiCMOS电路中的输出器件、为电路提供多一种器件选择；本发明还能降低生产成本。
bicmos 工艺中的寄生垂直 pnp 三极管及其制造方法

[发明专利]SiGe BiCMOS工艺中的PNP双极晶体管-CN200910201914.3有效
发明人： 钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-12-08 - 公布日： 2011-06-08 - 主分类号： H01L29/737 文献下载
摘要：本发明公开了一种SiGe BiCMOS工艺中的PNP双极晶体管，其有源区是利用浅槽场氧化层隔离，包括集电区、基区和发射区。集电区由位于浅槽底部的P型埋层构成，通过在场氧化层上制作深阱接触引出所述集电区；基区通过在有源区进行N型离子注入形成，基区的周侧为浅槽场氧化层，基区宽度和浅槽的深度相当，基区底部和集电区相连接；在集电区对侧的浅槽底部形成一N型埋层，基区和该N型埋层相连并通过在所述N型埋层上的场氧化层上制作深阱接触引出所述基区；发射区由形成于基区上方的一P型离子注入层或再加一P型多晶硅构成。本发明能缩小PNP晶体管的面积和提高PNP晶体管的电流放大系数。
sige bicmos 工艺中的 pnp 双极晶体管