“钱文生”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果368个，建议您升级VIP下载更多相关专利

[发明专利]BiCMOS工艺中的寄生PIN器件组合结构及制造方法-CN201010270116.9有效
发明人： 钱文生;胡君;刘冬华 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-08-31 - 公布日： 2012-03-21 - 主分类号： H01L27/06 文献下载
摘要：本发明公开了一种BiCMOS工艺中的寄生PIN器件组合结构，寄生PIN器件组合结构是由多个寄生PIN器件并联而成，各寄生PIN器件包括一N型区、一I型区、一P型区。N型区由形成于浅沟槽隔离底部的一N型赝埋层组成。I型区由形成于有源区中的N型集电极注入区组成。P型区由形成于有源区表面上本征基区外延层并进行外基区注入组成。各寄生PIN器件的N型区都扩散进入有源区并实现互相连接，从而实现多个寄生PIN器件并联。本发明还公开了一种BiCMOS工艺中的寄生PIN器件组合结构的制造方法。本发明能够降低器件的插入损耗、衬底电流、增加器件的正向电流，具有较高的器件隔离度，无需额外的工艺条件就可以实现为电路提供多一种器件选择。
bicmos 工艺中的寄生 pin 器件组合结构制造方法

[发明专利]BiCMOS工艺中的垂直寄生型PNP器件及其制造方法-CN201010270115.4有效
发明人： 钱文生;刘冬华;胡君 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-08-31 - 公布日： 2012-03-21 - 主分类号： H01L29/73 文献下载
摘要：本发明公开了一种BiCMOS工艺中的垂直寄生型PNP器件，包括：一集电区、一基区、一发射区以及一赝埋层、一N型多晶硅。赝埋层形成于集电区两侧的浅槽场氧底部并横向延伸进入有源区并和集电区形成接触，通过在赝埋层顶部的浅槽场氧中形成的深孔接触引出集电极。N型多晶硅形成于基区上部并和基区相接触，通过在N型多晶硅上做金属接触引出基极。本发明还公开了一种BiCMOS工艺中的垂直寄生型PNP器件的制造方法。本发明器件能用作高速、高增益BiCMOS电路中的输出器件，为电路提供多一种器件选择，能有效地缩小器件面积、减小PNP管的集电极电阻、提高器件的性能。本发明方法无须额外的工艺条件，能够降低生产成本。
bicmos 工艺中的垂直寄生 pnp 器件及其制造方法

[发明专利]SONOS器件及制造方法及其单元信息擦写方法-CN201010270112.0无效
发明人：刘冬华;钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-08-31 - 公布日： 2012-03-21 - 主分类号： H01L27/115 文献下载
摘要：本发明公开了一种SONOS器件，其栅结构由下往上依次为第一层氧化硅、第二层氮化硅、第三层氧化硅、第四层多晶硅。第一层氧化硅、所述第二层氮化硅、所述第三层氧化硅组成一ONO多层膜，ONO多层膜为SONOS器件的信息存储单元。第一层氧化硅的厚度大于所述第三层氧化硅的厚度。第三层氧化硅采用多晶硅自氧化技术制备。本发明还公开了一种SONOS器件的制造方法。本发明还公开了一种SONOS器件的单元信息的擦写方法。本发明采用沟道热电子注入效应进行电子写入能大大提高器件的操作速度。本发明通过第三层氧化硅进行电子擦除，以及采用较厚的第一层氧化硅和良好的第三层氧化层制备工艺，使得本发明器件的可靠性大大提高。
sonos 器件制造方法及其单元信息擦写

[发明专利]N型射频LDMOS的制造方法-CN201010257297.1有效
发明人： 钱文生;韩峰;王海军 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-08-19 - 公布日： 2012-03-14 - 主分类号： H01L21/335 文献下载
摘要：本发明公开了一种N型射频LDMOS的制造方法，包括步骤：在硅衬底上形成第一层P型外延层并进行P型沉阱的P型杂质离子注入；在第一层P型外延层的全部区域进行N型埋层的N型杂质离子注入；生长多层中间P型外延层和最顶层P型外延层；中间P型外延层生长后都重复步骤一和步骤二的注入工艺进行离子注入；最顶层P型外延层生长后重复步骤一的注入工艺进行离子注入；进行退火推进，形成P型沉阱和在各P型外延层界面处形成N型埋层。形成所述N型射频LDMOS的P阱、漂移区、源极、栅极、漏极。本发明方法能显著改善器件的击穿特性且不受外延层厚度增加的限制、还具有工艺成本低、可调节性和适用性强的特点。
射频 ldmos 制造方法

[发明专利]BiCMOS工艺中的寄生PIN二极管及制造方法-CN201010265370.X有效
发明人：刘冬华;钱文生;胡君 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-08-26 - 公布日： 2012-03-14 - 主分类号： H01L29/868 文献下载
摘要：本发明公开了一种BiCMOS工艺中的寄生PIN二极管，包括：一N型区、一I型区和一P型区。I型区由形成于多个相邻有源区中的多个N型集电极注入区组成。N型区由形成于I型区旁侧的浅沟槽隔离氧化层底部的N型赝埋层组成。P型区由多个基区外延层和多个P型赝埋层组成；基区外延层形成于I型区内的各有源区的顶部表面；各P型赝埋层形成于I型区内浅沟槽隔离氧化层的底部和侧壁。本发明还公开了一种BiCMOS工艺中的寄生PIN二极管的制造方法。本发明无需额外的工艺条件就能实现为电路提供多一种器件选择，并且能得到较低的插入损耗和较高的隔离度，能在不增加器件面积的情况下，增加器件的正向导通电流并改善器件的插入损耗。
bicmos 工艺中的寄生 pin 二极管制造方法

[发明专利]SiGe HBT工艺中的横向型寄生PNP器件及制造方法-CN201010251571.4有效
发明人： 钱文生;刘冬华;段文婷 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-08-12 - 公布日： 2012-03-14 - 主分类号： H01L29/735 文献下载
摘要：本发明公开了一种SiGe HBT工艺中的横向型寄生PNP器件，有源区由浅槽场氧隔离，包括：一基区、一N型埋层、一发射区、一集电区。基区的纵向深度大于浅槽场氧底部的深度且基区在横向上覆盖了至少两个相邻的有源区。N型埋层形成于和基区相邻的浅槽场氧的底部并和基区形成接触并通过在N型埋层顶部的浅槽场氧中做深孔接触引出基极。发射区和集电区分别由形成于基区所覆盖的不同有源区上的P型锗硅外延层组成。本发明还公开了一种SiGe HBT工艺中的横向型寄生PNP器件的制造方法。本发明能用作高速、高增益HBT电路中的输出器件，无须额外的工艺条件即可实现为电路提供多一种器件选择。
sige hbt 工艺中的横向寄生 pnp 器件制造方法

[发明专利]超级结LDMOS器件及制造方法-CN201010265250.X有效
发明人： 钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-08-26 - 公布日： 2012-03-14 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种超级结LDMOS器件，包括一横向超级结，所述横向超级结由互相接触的第一导电类型埋层和第二导电类型漂移区组成，第一导电类型埋层处于第二导电类型漂移区的底部且第一导电类型埋层和第二导电类型漂移区的接触面为一平行于硅衬底表面的横向面；第一导电类型埋层还横向延伸进入第一导电类型沟道区的底部并和第一导电类型沟道区形成接触。本发明公开了一种超级结LDMOS器件的制造方法。本发明能提高器件击穿电压的同时大幅度降低器件的导通电阻，能使得制造工艺更加简洁、廉价、且工艺稳定性更高。
超级 ldmos 器件制造方法

[发明专利]N型射频LDMOS中多晶硅P型沉阱的制造方法-CN201010265249.7有效
发明人： 钱文生;韩峰 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-08-26 - 公布日： 2012-03-14 - 主分类号： H01L21/74 文献下载
摘要：本发明公开了一种N型射频LDMOS中多晶硅P型沉阱的制造方法，包括步骤：在P型硅衬底上形成P型外延层并刻蚀出V型槽；在V型槽侧壁上形成第一氧化层；在硅衬底上淀积第一层多晶硅并进行P型杂质的离子注入；在第一层多晶硅上淀积第二层多晶硅并将V型槽完全填满；进行研磨使多晶硅表面平整化；在硅衬底上形成第二氧化层作为沉阱区域外的保护层；进行退火推进，将P型杂质推进整个V型槽的多晶硅中并形成多晶硅P型沉阱；形成N型射频LDMOS的P阱、漂移区、源极、栅极、漏极。本发明方法能提高器件的击穿电压、缩小版图面积、提高器件密度、工艺参数可调性强、适用范围广。
射频 ldmos 多晶型沉阱制造方法

[发明专利]BiCMOS工艺中的寄生PIN器件及制造方法-CN201010265357.4有效
发明人： 钱文生;胡君 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-08-26 - 公布日： 2012-03-14 - 主分类号： H01L29/868 文献下载
摘要：本发明公开了一种BiCMOS工艺中的寄生PIN器件，形成于硅衬底上，有源区通过浅沟槽隔离，包括：一N型区，由形成于浅沟槽隔离氧化层底部并横向延伸进入有源区的一N型赝埋层组成；一I型区，是由形成于有源区中N型的集电极注入区形成，和N型区相接触；一P型区，由形成于有源区表面上的掺有P型杂质的本征基区外延层组成，和I型区相接触。本发明还公开了一种BiCMOS工艺中的寄生PIN器件的制造方法。本发明制造方法利用BiCMOS工艺中现有工艺条件就能实现，无需额外增加工艺条件；本发明器件具有较低插入损耗和较高隔离度，无需额外的工艺条件就可以实现为电路提供多一种器件选择。
bicmos 工艺中的寄生 pin 器件制造方法

[发明专利]锗硅异质结双极晶体管及制造方法-CN201010245833.6有效
发明人： 钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-08-05 - 公布日： 2012-02-08 - 主分类号： H01L29/737 文献下载
摘要：本发明公开了一种锗硅异质结双极晶体管，形成于硅衬底上，有源区由场氧区隔离，其集电区形成于有源区中并延伸进入有源区两侧的场氧区底部；一赝埋层形成于有源区两侧的场氧区底部并和有源区边缘相隔一横向距离，赝埋层和集电区的延伸进入场氧区底部的部分形成接触并在赝埋层顶部的场氧区中形成一深孔接触引出集电区；本发明能通过调节上述横向距离调节器件的击穿电压。本发明还公开了一种锗硅异质结双极晶体管的制造方法。本发明能大幅度的增加器件的击穿电压，且仅需改变版图而不用改变工艺就可调节器件的击穿电压、有利于实现不同击穿电压的器件系统集成，还能减少器件的面积、以及能维持较高的特征频率、减小集电极的寄生电阻。
锗硅异质结双极晶体管制造方法

[发明专利]DMOS器件及制造方法-CN201010227093.3有效
发明人： 钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-07-15 - 公布日： 2012-02-01 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种DMOS器件，其漂移区的横向杂质分布不均匀，且处于有源区的漂移区杂质浓度大于隔离氧化层下漂移区杂质浓度。本发明公开了一种DMOS器件的制造方法，包括步骤：在形成漂移区区域进行从高能量到低能量的多次离子注入；在形成隔离氧化层的区域进行硅刻蚀；形成隔离氧化层，对漂移区进行热推进。本发明公开了另一种的DMOS器件的制造方法，包括步骤：进行第一次离子注入形成一轻掺杂漂移区、形成隔离氧化层、对轻掺杂漂移区进行热推进；进行注入能量小于第一次离子注入的第二次离子注入；进行杂质热推进。本发明能降低导通电阻、减小大注入效应、增加导通击穿电压，还能使器件的截止击穿电压保持不变或提高。
dmos 器件制造方法

[发明专利]沟槽型超级结器件的制作方法及得到的器件-CN201010208746.3无效
发明人：王飞;肖胜安;钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-06-24 - 公布日： 2011-12-28 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种沟槽型超级结器件的制作方法及得到的器件，包含以下步骤：步骤一、在N型外延硅片上成长介质膜，利用光刻/刻蚀形成沟槽；步骤二、利用离子注入将P型杂质注入到沟槽底及其以下的部分；步骤三、在沟槽中填充P型硅或P型硅加介质或P型硅加不掺杂的硅填满沟槽；步骤四、利用回刻或化学机械研磨将表面的硅和介质去除；得到一种交替的P型和N型结构。本发明所述P型薄层或P型柱是由离子注入形成的部分与沟槽中的部分相加而成，从而可以增加超级结高压MOSFET的击穿电压，可以使用较浅的沟槽来得到需要的击穿电压；由于采用了较浅的沟槽，就使的沟槽刻蚀和沟槽填充的工艺难度都得到减低，并且可以进一步减低工艺的成本。
沟槽超级器件制作方法得到

[发明专利]ESD高压DMOS器件及其制造方法-CN201010027281.1有效
发明人： 钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-01-18 - 公布日： 2011-07-20 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种ESD高压DMOS器件，包括一ESD离子注入区，形成于场氧化层正下方的部分漂移区中，是通过在埋层中注入杂质离子，并通过退火推进扩散进入所述漂移区中，ESD离子注入区在埋层到场氧化层底部间具有浓度逐渐递减的杂质分布。本发明还公开该ESD高压DMOS器件的制造方法。本发明能有效降低器件的触发电压、减小漂移区电阻和器件的导通电阻，还能减小漂移区表面电场强度、保护栅氧。
esd 高压 dmos 器件及其制造方法

[发明专利]DDDMOS器件的制造方法-CN201010027301.5有效
发明人： 钱文生;韩峰 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-01-18 - 公布日： 2011-07-20 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种DDDMOS器件的制造方法，包括步骤：在衬底上依次形成埋层和外延层，并在外延层中形成漂移区；采用浅槽隔离工艺在漂移区表面形成一漂移区浅槽；在漂移区浅槽中淀积一层掺杂的多晶硅，多晶硅层的厚度为漂移区浅槽深度的1/3～1/2、掺杂浓度高于漂移区的掺杂浓度；淀积氧化硅填满漂移区浅槽；形成沟道区、栅氧化层、多晶硅栅、源区和漏区。本发明显著提高了栅氧化层的耐压性和可靠性，器件面积能明显缩小，同时通过对掺杂多晶硅中杂质浓度的调节，可获得较低的导通电阻，具有较高的应用价值。
dddmos 器件制造方法

[发明专利]DDDMOS器件及其制造方法-CN201010027308.7有效
发明人： 钱文生;丁宇 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-01-20 - 公布日： 2011-07-20 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种DDDMOS器件，包括：沟道区、漂移区、源区、漏区、多晶硅栅。多晶硅栅通过一栅氧化层和沟道区以及漂移区隔离，栅氧化层包括一低压栅氧和一高压栅氧，高压栅氧的厚度大于低压栅氧的厚度，多晶硅栅覆盖了部分高压栅氧。在未被多晶硅栅覆盖的部分高压栅氧中开一深槽并在深槽中形成漏区。本发明还公开了该DDDMOS的制造方法。本发明能有效的降低器件的导通电阻、减小器件的面积，并能改善热电子效应、具有工艺可行性。
dddmos 器件及其制造方法