“张惠政”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果98个，建议您升级VIP下载更多相关专利

[发明专利]用于制造多栅极晶体管的工艺和产生的结构-CN201710853045.7有效
发明人：刘书豪;王参群;陈亮吟;黄净惠;谭伦光;张惠政 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-09-20 - 公布日： 2020-10-02 - 主分类号： H01L29/78 文献下载
摘要：在用于形成晶体管的后栅极金属栅极工艺中，在中间晶体管结构上方形成介电层，中间晶体管结构包括伪栅电极，通常由多晶硅形成。诸如图案化多晶硅、平坦化结构的顶层等的各个工艺可以去除介电层的顶部，当形成代替伪栅电极的金属栅极时，这可以导致减少了对栅极高度的控制，减少了对用于FinFET的鳍高度的控制等。增加介电层对来自这些工艺攻击的抵抗力，诸如在实施这种其他的工艺之前通过将硅等注入至介电层内，导致了顶面的较少的去除，并且因此提高了对产生的结构尺寸和性能的控制。本发明实施例涉及用于制造多栅极晶体管的工艺和产生的结构。
用于制造栅极晶体管工艺产生结构

[发明专利]半导体器件及其制造方法-CN201611263870.3有效
发明人：张家源;于雄飞;张惠政 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-12-30 - 公布日： 2020-09-25 - 主分类号： H01L27/092 文献下载
摘要：一种半导体器件包括n沟道、p沟道、第一介栅极介电层、第二栅极介电层、第一金属栅电极和第二金属栅电极。n沟道和p沟道由不同的材料制成。第一栅极介电层存在于n沟道的至少相对的两侧壁上。第二栅极介电层存在于p沟道的至少相对的两侧壁上。第一金属栅电极存在于第一栅极介电层上。第二金属栅电极存在于第二栅极介电层上。第一金属栅电极和第二金属栅电极由基本相同的材料制成。本发明实施例涉及半导体器件及其制造方法。
半导体器件及其制造方法

[发明专利]半导体结构及其形成方法-CN201710057352.4有效
发明人：刘书豪;蔡彦明;魏仲廷;方子韦;张志维;陈建豪;张惠政 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-01-26 - 公布日： 2019-12-27 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种形成半导体结构的方法，该方法包括：提供具有第一区域和第二区域的半导体衬底；在半导体衬底上的第一区域内形成第一栅极以及在第二区域内形成第二栅极；在第一区域内的半导体衬底中形成具有N型掺杂剂的第一半导体材料的第一源极/漏极部件；在第二区域内的半导体衬底中形成具有P型掺杂剂的第二半导体材料的第二源极/漏极部件。该方法进一步包括为第一源极/漏极部件形成第一硅化物部件以及为第二源极/漏极部件形成第二硅化物部件；以及对第一区域和第二区域实施核素的离子注入工艺，从而将该核素引入第一硅化物部件和第二源极/漏极部件。本发明还提供一种半导体结构。
半导体结构及其形成方法

[发明专利]半导体工艺所用的方法-CN201910501892.6在审
发明人：李溢芸;赵晟博;于雄飞;张哲豪;黄才育;张惠政;陈弘耀 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-06-11 - 公布日： 2019-12-20 - 主分类号： H01L21/28 文献下载
摘要：本发明所述的实施例涉及半导体工艺所用的方法，具体涉及形成装置的栅极结构，比如置换栅极工艺与其形成的装置。在一些例子中，沉积界面介电层与栅极介电层之后，可在控制下的含氮环境中进行快速退火工艺如激光退火或闪光灯退火工艺，以形成氮化部分于栅极介电层中。氮化部分可钝化栅极介电层表面的缺陷，并可作为阻障以避免蚀刻化学剂与来自后续栅极堆叠层的缺陷/掺质影响或扩散穿过栅极介电层。具体而言，毫秒等级的快速热退火工艺可限制氮原子在栅极介电层中，而不会扩散至下方的界面介电层及/或任何相邻的结构如鳍状物。
栅极介电层界面介电层氮化半导体工艺快速热退火蚀刻化学剂栅极堆叠层扩散激光退火快速退火退火工艺形成装置栅极工艺栅极结构氮环境氮原子闪光灯鳍状物掺质钝化沉积置换穿过

[发明专利]半导体制程的方法-CN201910385287.7在审
发明人：刘书豪;陈国儒;吴濬宏;陈佳政;陈亮吟;张惠政;王英郎 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-05-09 - 公布日： 2019-12-06 - 主分类号： H01L29/08 文献下载
摘要：本公开涉及一种半导体制程的方法。此处所述的实施例一般关于形成超浅接面于p型源极/漏极区中，且超浅接面具有高掺质浓度与低接点电阻。在一实施例中，方法包括形成源极/漏极区于基板上的主动区中，且源极/漏极区包含锗；进行采用镓的离子布植制程，以形成非晶区于源极/漏极区中；进行采用掺质的离子布植制程至非晶区中；以及对非晶区进行热制程。
源极/漏极区非晶区制程布植掺质接面离子半导体制程接点电阻漏极区主动区基板

[发明专利]半导体结构-CN201811132555.6在审
发明人：陈国儒;刘书豪;龚俊豪;陈亮吟;张惠政;陈科维;黄惠琪;廖高锋;陈志宏;黄玠瑝;谭伦光;游伟明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-09-27 - 公布日： 2019-10-11 - 主分类号： H01L27/092 文献下载
摘要：提供半导体结构，半导体结构包含栅极结构、源极/漏极结构、介电层、接触插塞。栅极结构位于鳍结构上方，源极/漏极结构位于鳍结构中且与栅极结构相邻，介电层位于栅极结构和源极/漏极结构上方，接触插塞穿透介电层，接触插塞包含第一金属化合物，第一金属化合物包含第III族元素、第IV族元素、第V族元素的其中一者或其组合。
栅极结构半导体结构源极/漏极接触插塞介电层金属化合物鳍结构第III族元素第IV族元素第V族元素穿透

[发明专利]用于半导体制程的方法-CN201811480549.X在审
发明人：张添舜;聂俊峰;张惠政 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-12-05 - 公布日： 2019-09-24 - 主分类号： H01L21/033 文献下载
摘要：此处所述的实施例一般关于在半导体制程中，用于图案化结构的遮罩其形成方法。在一实施例中，形成介电层于基板上。形成遮罩于介电层上。形成遮罩的步骤包括沉积第一层于介电层上；在第一布植制程中以第一能量将掺质物种布植穿过图案化材料至第一层中；在第一布植制程之后，在第二布植制程中以第二能量将掺质物种布植穿过图案化材料至第一层中，且第二能量大于第一能量；以及形成遮罩的遮罩部分，包括选择性移除第一层其未布植掺质物种的部分。
布植遮罩第一层介电层掺质制程半导体制程图案化材料物种穿过图案化结构选择性移除基板沉积

[发明专利]具有多个阈值电压的半导体器件及其制造方法-CN201410403876.0有效
发明人：王立廷;蔡腾群;林正堂;陈德芳;张惠政 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-08-14 - 公布日： 2019-08-09 - 主分类号： H01L27/092 文献下载
摘要：根据示例性实施例，提供了一种芯片。该芯片包括具有第一阈值的第一垂直器件和具有第二阈值的第二垂直器件。第一垂直器件包括第一源极；位于第一源极上方的第一沟道；位于第一沟道上方的第一漏极；邻近第一沟道的第一导电层；以及邻近第一导电层的第一栅极。第二垂直器件包括第二源极；位于第二源极上方的第二沟道；位于第二沟道上方的第二漏极；邻近第二沟道的第二导电层；以及邻近第二导电层的第二栅极。本发明涉及具有多个阈值电压的半导体器件及其制造方法。
具有阈值电压半导体器件及其制造方法

[发明专利]半导体装置及其形成方法-CN201510860905.0有效
发明人：陈俊纮;张惠政;栾洪发;于雄飞;许家玮 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-11-30 - 公布日： 2019-07-16 - 主分类号： H01L21/324 文献下载
摘要：本发明公开一种半导体装置及其形成方法。在各种实施例中，半导体装置形成方法包括：接收包括通道的半导体基板。气氛调节层形成于通道之上。执行退火工艺以形成位于通道与气氛调节层之间的介面层。本发明内容所应用的气氛调节层，能改良介面层的均匀性及应变松驰。此外，本发明内容提供用于栅极介电层/介面层及介面层/半导体基板介面的一个步骤的钝化工艺，能减少成本。本发明内容提供的方法，能保持工艺期间的低热预算及更小的应变松驰，并适用于诸如含锗及基于第III族‑第V族的材料的高电子迁移性通道。
半导体装置及其形成方法

[发明专利]具有共形氧化物层的鳍式场效应晶体管及其形成方法-CN201510262773.1有效
发明人：陈佳政;林孟竖;陈亮吟;于雄飞;张惠政;章勋明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-05-21 - 公布日： 2019-06-21 - 主分类号： H01L29/423 文献下载
摘要：一种示例性鳍式场效应晶体管(finFET)，包括：具有沟道区的半导体鳍以及位于沟道区的侧壁和顶面上的栅极氧化物。栅极氧化物包括：具有第一厚度的最薄部分和具有与第一厚度不同的第二厚度的最厚部分。第一厚度和第二厚度之间的差值小于最大厚度变化并且最大厚度变化取决于finFET的工作电压。本发明涉及具有共形氧化物层的鳍式场效应晶体管及其形成方法。
具有氧化物场效应晶体管及其形成方法

[发明专利]半导体结构-CN201811241505.1在审
发明人：谢东伯;刘书豪;刘虹志;黄净惠;黄玠瑝;谭伦光;张惠政;陈亮吟;陈国儒 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-10-24 - 公布日： 2019-05-24 - 主分类号： H01L29/78 文献下载
摘要：提供半导体结构及其形成方法，半导体结构包含栅极结构、源极/漏极结构、第一接触插塞和第一通孔插塞。栅极结构位于鳍结构上方。源极/漏极结构位于鳍结构中，并与栅极结构相邻。第一接触插塞位于源极/漏极结构上方。第一通孔插塞位于第一接触插塞上方，第一通孔插塞包含第一组IV元素。
半导体结构源极/漏极接触插塞栅极结构插塞通孔鳍结构

[发明专利]具有核-壳结构的半导体器件-CN201410315836.0有效
发明人：卡洛斯·H.·迪亚兹;林群雄;张惠政;章勋明;王建勋;黄懋霖 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-07-03 - 公布日： 2018-09-25 - 主分类号： H01L29/775 文献下载
摘要：本发明提供了具有核‑壳结构的半导体器件。一种器件结构包括形成在支撑件上的核结构、以及形成核结构上并且围绕核结构的至少一部分的壳材料。壳材料和核结构配置为在壳材料中形成量子阱沟道。
具有结构半导体器件

[发明专利]共形掺杂的半导体器件及其制造方法-CN201410738332.X有效
发明人：林育樟;卢文泰;王立廷;聂俊峰;陈豪育;张惠政 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-12-05 - 公布日： 2018-08-31 - 主分类号： H01L29/78 文献下载
摘要：提供了一种半导体结构。该半导体结构包括第一半导体器件。第一半导体器件包括第一有源区域，第一有源区域具有第一掺杂区域和位于第一掺杂区域的上方的第二掺杂区域。第二掺杂区域包括第一底部和第一侧壁。第一底部包括第一底部内表面、第一底部外表面、第一底部高度和第一底部宽度。第一侧壁包括第一侧壁内表面、第一侧壁外表面、第一侧壁高度和第一侧壁宽度，第一侧壁高度大于第一底部高度。还提供了一种制造半导体器件的方法。本发明还提供共形掺杂的半导体器件及其制造方法。
掺杂半导体器件及其制造方法

[发明专利]形成MOSFET结构的方法-CN201410169123.8有效
发明人：傅劲逢;严佑展;柯志欣;李俊鸿;林焕哲;张惠政 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-04-24 - 公布日： 2018-08-31 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种形成MOSFET结构的方法。在该方法中，形成外延层。在外延层之上形成覆盖层。在外延层之上形成第一沟槽。在第一沟槽内沉积保护层。保护层的材料选自由锗和硅锗组成的组。
形成 mosfet 结构方法

[发明专利]鳍式场效晶体管装置的制造方法-CN201710718888.6在审
发明人：陈佳政;詹佳玲;陈亮吟;张惠政;高琬贻;王立廷;聂俊峰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-08-21 - 公布日： 2018-06-05 - 主分类号： H01L21/336 文献下载
摘要：提供鳍式场效晶体管装置及制造鳍式场效晶体管装置的方法，此方法包含在鳍式场效晶体管的虚设栅极上方形成第一栅极间隔物，此方法也包含对第一栅极间隔物实施碳等离子体掺杂，此方法也包含形成多个源极/漏极区，其中源极/漏极区设置在虚设栅极的相反侧上，此方法也包含移除虚设栅极。
鳍式场效晶体管虚设栅极源极/漏极区栅极间隔物碳等离子体相反侧移除制造掺杂