|
|
钻瓜专利网为您找到相关结果 14598个，建议您 升级VIP下载更多相关专利
- [发明专利]离子敏感薄膜晶体管及生物传感芯片-CN202310821343.3在审
-
唐伟;郭小军
-
上海交通大学
-
2023-07-06
-
2023-10-24
-
H01L29/786
- 本发明提供一种离子敏感薄膜晶体管及生物传感芯片，晶体管由下而上依次包括：衬底；第一栅电极；第一栅绝缘层；半导体层；第二栅绝缘层；源漏极，第二栅电极；第二栅极接触电极；第一栅电极、第一栅绝缘层、源漏电极和半导体层构成底栅晶体管，作为开关器件；源漏电极、半导体层、第二栅绝缘层、第二栅电极和第二栅极接触电极构成顶栅晶体管，作为离子敏感元件，第二栅绝缘层采用刻蚀阻挡层；顶栅晶体管和底栅晶体管构成双栅结构的离子敏感薄膜晶体管。本发明能够提高顶栅/底栅电容耦合比，显著提高离子敏感场效应晶体管对离子响应的灵敏度，实现对低浓度目标核酸序列的快速分析。
- 离子敏感薄膜晶体管生物传感芯片
- [发明专利]一种低压耐久高保持反馈型浮栅晶体管及其制备方法-CN202311042768.0在审
-
黎明;李海霞
-
北京大学
-
2023-08-18
-
2023-10-20
-
H01L29/788
- 本发明公开了一种低压耐久高保持反馈型浮栅晶体管及其制备方法，属于集成电路制造技术领域。所述浮栅晶体管中，浮栅层在其水平面内沿着垂直沟道的方向形成FBFET，其势垒类型可以为p+‑n+‑i(p‑)‑n+或n+‑p+‑i(n‑)‑p+，浮栅层作为其中的一端，并引出i(p‑)端或i(n‑)端进行FBFET的栅控；也可以为p+‑i‑n+或n+‑i‑p+，此时i区需引出两端进行FBFET的栅控。本发明利用反复降低结势垒形成正反馈实现横向的电荷注入和释放，降低操作电压、提高写入速度；其编程和擦除路径不经过浮栅与沟道之间的介质层，提高了耐久性；利用FBFET的双势垒可以实现数据的低泄漏和高保持特性。基于以上特点，本发明的反馈型浮栅晶体管具有应用到大规模低功耗高速高可靠性非易失存储器的潜力。
- 一种低压耐久保持反馈型浮栅晶体管及其制备方法
- [发明专利]沟槽-栅半导体器件及其制造方法-CN202310384343.1在审
-
穆罕默德·伊姆兰·西迪基;史蒂文·皮克
-
安世有限公司
-
2023-04-12
-
2023-10-20
-
H01L29/78
- 本公开涉及一种沟槽‑栅半导体器件及其制造方法。该器件包括一个或多个单位单元，并且各单位单元包括沟槽、设置在沟槽的侧壁的上部上的第一氧化物层以及设置在沟槽的侧壁的下部和沟槽的底部上的第二氧化物层，所述第一氧化物层形成单位单元的栅极氧化物。此外，各单位单元包括设置在沟槽内的栅极，该栅极通过第一氧化物层与侧壁的上部隔开，第一多晶硅区形成单位单元的栅极；设置在沟槽内的第二多晶硅区，该第二多晶硅区通过第二氧化物层与侧壁的下部以及沟槽的底部隔开，第二多晶硅区形成单位单元的埋入式源极；以及设置在第一多晶硅区和第二多晶硅区之间的第三氧化物层。此外，各单位单元包括第一电荷类型的本体区，其中本体区通过第一氧化物层与栅极隔开。从半导体区的顶表面到本体区的底表面的第一距离等于或小于3微米，并且从半导体区的顶表面到第一多晶硅区的底表面的第二距离延伸超过本体区的底表面至少0.3微米。
- 沟槽半导体器件及其制造方法
|
