“H01L29/78”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果14598个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置-CN202210846354.2在审
发明人：田中克久;河野洋志 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2022-07-04 - 公布日： 2023-09-22 - 主分类号： H01L29/78 文献下载
摘要：根据一实施方式，半导体装置具备第一电极、第一半导体区域、栅极电极、第二导电型的第二半导体区域、第二导电型的第三半导体区域、第一导电型的第四半导体区域、第一导电型的第五半导体区域以及第二电极。第一半导体区域包含第一导电型的第一区域。栅极电极设于第一半导体区域之上。第二半导体区域在与从第一电极朝向第一半导体区域的第一方向垂直的第二方向上，与栅极电极相对。第三半导体区域在第一方向上设于第一半导体区域与第二半导体区域之间。第三半导体区域的下部的宽度比第三半导体区域的上部的宽度长。第四半导体区域设于第三半导体区域与栅极电极之间，具有比第一区域高的第一导电型的杂质浓度。第五半导体区域设于第二半导体区域之上。
半导体装置

[发明专利]半导体装置及其制造方法-CN202210804971.6在审
发明人：朝羽俊介;铃木拓马 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2022-07-08 - 公布日： 2023-09-22 - 主分类号： H01L29/78 文献下载
摘要：实施方式涉及一种半导体装置及其制造方法。实施方式的半导体装置具备半导体部，该半导体部包含：第一导电型的第一半导体层以及设于第一半导体层中的第二导电型的第二半导体层。半导体部包含：第一半导体层与第二半导体部之间的第一界面以及与第一界面交叉的第一半导体层与第二半导体部之间的第二界面。第二半导体层包含层叠于与第一界面正交的方向上的多个部分，第二界面包含第二半导体层的多个部分与第一半导体层之间的界面。第二界面在相对于第一方向倾斜的第二方向上延伸，该第一方向与第一界面正交。
半导体装置及其制造方法

[发明专利]晶体管栅极隔离结构及其形成方法-CN202310059049.3在审
发明人：林立峰;林文凯;吴振诚;徐志安 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-01-17 - 公布日： 2023-09-22 - 主分类号： H01L29/78 文献下载
摘要：本公开涉及晶体管栅极隔离结构及其形成方法。提供了晶体管栅极隔离结构及其形成方法。在实施例中，一种器件包括：隔离区域；第一栅极结构，位于所述隔离区域上；第二栅极结构，位于所述隔离区域上；以及栅极隔离结构，在第一截面中位于所述第一栅极结构和所述第二栅极结构之间，所述栅极隔离结构的上部具有第一浓度的元素，所述栅极隔离结构的下部具有第二浓度的所述元素，所述第一浓度与所述第二浓度不同，所述下部沿着所述第一栅极结构的侧壁、在所述上部之下、以及沿着所述第二栅极结构的侧壁连续地延伸。
晶体管栅极隔离结构及其形成方法

[发明专利]带有空气隔墙的二维材料器件结构及其制备方法-CN202310173121.5在审
发明人：王欣然;范东旭;李卫胜;邱浩;施毅 -专利权人：南京大学
申请日： 2023-02-22 - 公布日： 2023-09-22 - 主分类号： H01L29/786 文献下载
摘要：本发明公开带有空气隔墙的二维材料器件结构及其制备方法，该二维材料器件结构的构成包括为衬底、栅极、绝缘介质层、二维材料薄膜和源漏电极，二维材料薄膜与绝缘介质层以及被介质层包裹的栅极的侧壁形成空气隔墙，或者绝缘介质层与栅极之间形成空气隔墙。本发明的制备方法不需要额外的光刻步骤，通过调整栅极金属的蒸镀厚度即可实现。上述结构的二维材料器件结构利用了二维材料的延展性和柔性，减小了栅极与源漏电极之间的耦合，从而减小寄生电容，降低电路延迟。同时结构保证有一部分源漏电极与二维材料接触区域可以被栅极调控，避免降低电学性能，可以保持低的器件电阻。该发明可以应用于高速高频电子器件领域。
带有空气隔墙二维材料器件结构及其制备方法

[发明专利]具有三重resurf结构的分离栅沟槽MOS器件及工艺-CN202311083616.5在审
发明人：孙明光;李振道;朱伟东 -专利权人：江苏应能微电子股份有限公司
申请日： 2023-08-28 - 公布日： 2023-09-22 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种具有三重resurf结构的分离栅沟槽MOS器件及工艺；本申请提出的具有三重resurf结构的分离栅沟槽MOS器件通过在分离栅沟槽MOS器件中实现triple resurf结构，在相同耐压下大大降低了器件的比导通电阻，降低了器件的导通损耗。由于分离栅结构本身就对漂移区具有辅助耗尽能力，因此该器件相当于在分离栅沟槽基础上由triple resurf又进行了一次辅助耗尽，在相同耐压下，比传统分离栅沟槽MOS器件具有更低的导通电阻；该器件实现的工艺为多次外延，通过多次外延与多次埋层注入工艺能够实现较为精确的Ptop层，且随着外延次数的增加，Ptop层形貌将越理想，器件的性能将更加优异。
具有三重 resurf 结构分离沟槽 mos 器件工艺

[发明专利]横向双扩散金属氧化物半导体装置-CN202210490696.5在审
发明人：陈柏安 -专利权人：新唐科技股份有限公司
申请日： 2022-05-07 - 公布日： 2023-09-22 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种横向双扩散金属氧化物半导体装置，包括具有阱的基底、在阱内的体掺杂区、在体掺杂区内的体拾取区、在体拾取区两侧的体掺杂区内的源极区、漏极区、在漏极区与体掺杂区之间的厚氧化层、指状栅极、导体结构以及栅极绝缘层。厚氧化层定义出有源区。指状栅极分别设置在源极区的外侧的有源区上，其中每个指状栅极包括多个分支部，分支部彼此平行排列并延伸至厚氧化层上。导体结构设置在分支部之间并横跨有源区与厚氧化层，其中导体结构与指状栅极电绝缘。栅极绝缘层位在指状栅极与有源区之间以及位在导体结构与有源区之间。
横向扩散金属氧化物半导体装置

[发明专利]一种垂直沟道晶体管结构及制造方法-CN202210247054.2在审
发明人：黄凯亮;景蔚亮;王昭桂;冯君校;王正波 -专利权人：华为技术有限公司
申请日： 2022-03-14 - 公布日： 2023-09-22 - 主分类号： H01L29/78 文献下载
摘要：本申请实施例公开了一种垂直沟道晶体管结构，在源极和介质层之间，以及在漏极和介质层之间均引入接触层，这两个接触层电阻低，掺杂浓度高，与金属接触良好，可以使得源极、漏极和半导体沟道层之间形成欧姆接触，这种结构的垂直沟道晶体管在工作时，电子可以利用波动性直接穿过势垒从源极进入半导体沟道层，以及从半导体沟道层进入漏极，也即实现了电流的遂穿注入，大大降低了垂直沟道晶体管的接触电阻，增大了垂直沟道晶体管的工作电流。
一种垂直沟道晶体管结构制造方法

[发明专利]半导体结构及其形成方法-CN202210269792.7在审
发明人：唐粕人 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2022-03-18 - 公布日： 2023-09-22 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构及其形成方法，其结构包括：衬底；位于部分所述衬底上的若干复合层，所述复合层沿第一方向延伸，各所述复合层包括若干层沿垂直衬底表面方向重叠的沟道层，所述沟道层与所述衬底之间具有第一开口，相邻两层所述沟道层之间具有第二开口，所述第一开口在垂直衬底表面方向上具有第一尺寸，所述第二开口在垂直衬底表面方向上具有第二尺寸，所述第一尺寸小于第二尺寸；横跨所述若干复合层的栅极结构，所述栅极结构包括栅极，所述栅极结构位于若干复合层部分侧壁表面和顶部表面，且所述栅极结构还位于所述第二开口内并包围所述沟道层；位于所述第一开口内的绝缘层，降低底部寄生晶体管的漏电概率，从而提高器件的性能。
半导体结构及其形成方法

[发明专利]半导体结构及其制造方法、存储器及其制造方法-CN202210220471.8在审
发明人：邵光速;邱云松;肖德元;苏星松 -专利权人：长鑫存储技术有限公司
申请日： 2022-03-08 - 公布日： 2023-09-22 - 主分类号： H01L29/78 文献下载
摘要：本申请实施例提出了一种半导体结构及其制造方法、存储器及其制造方法，其中，所述半导体结构包括至少一个晶体管，所述晶体管，包括：沟道，所述沟道包括第一材料层和环绕所述第一材料层设置的第二材料层；所述第一材料层的电阻率大于第一预设值，所述第二材料层的电阻率小于第二预设值，所述第一预设值大于所述第二预设值；栅极，覆盖所述沟道的至少一个侧面；源极和漏极，位于所述沟道的延伸方向的两端。
半导体结构及其制造方法存储器

[发明专利]半导体装置及其制造方法-CN202210728707.9在审
发明人：水上诚;铃木拓马;朝羽俊介 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2022-06-24 - 公布日： 2023-09-22 - 主分类号： H01L29/78 文献下载
摘要：实施方式提供能够提高开关速度的半导体装置及其制造方法。实施方式的半导体装置具有：第一电极；第一导电型的第一半导体层，设置在第一电极上；第二导电型的第二导电型柱，设置在第一半导体层上；第一导电型柱，设置在第一半导体层上，具有：低浓度层，为第一导电型且杂质浓度的平均值比第二导电型柱的杂质浓度的平均值低；和高浓度层，为第一导电型且杂质浓度的平均值比第二导电型柱的杂质浓度的平均值高；第二导电型的第二半导体层，设置在第一导电型柱上；第一导电型的第三半导体层，设置在第二半导体层上；第二电极，与第二导电型柱及第三半导体层连接；第三电极；以及绝缘膜，配置在第二半导体层与第三电极之间。
半导体装置及其制造方法

[发明专利]半导体装置-CN202210767695.0在审
发明人：朝羽俊介;田中克久;河野洋志 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2022-06-30 - 公布日： 2023-09-22 - 主分类号： H01L29/78 文献下载
摘要：实施方式的半导体装置具备第一电极、从第一电极分离的第二电极、设于第一电极与第二电极间的半导体部、及控制电极。半导体部含第一导电型的第一半导体层、第二导电型的第二半导体层、第一导电型的第三半导体层、第二导电型的多个第四半导体层及第二导电型的第五半导体层。第一半导体层在第一电极与第二电极间延伸，第二半导体层设于第一半导体层与第二电极间。第三半导体层在第二半导体层与第二电极间局部地设于第二半导体层上。多个第四半导体层设于第一半导体层中在从第一电极朝第二电极的第一方向上延伸，在与第一方向正交的第二方向上排列。第五半导体层局部地设于第一半导体层与第二半导体层间位于在第二方向上相邻的两个第四半导体层间，与相邻的两个第四半导体层连接。控制电极位于多个第四半导体层的各个与第二电极间隔着第一绝缘膜与第二半导体层相向。
半导体装置

[发明专利]LDMOS器件及形成方法-CN202310944567.3在审
发明人：陈云骢;钱文生;刘冬华;蔡晓晴 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2023-07-28 - 公布日： 2023-09-22 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种LDMOS器件及形成方法，LDMOS器件通过将漏区设置在第一浅沟槽隔离结构远离栅极的一侧的漂移区中且与第一浅沟槽隔离结构具有预定距离；电流通路不再集中在第一浅沟槽隔离结构右下角，碰撞电离强度减弱，能够有效抑制Id‑Vd电流曲线的上翘，提高开态击穿电压。以及在所述漂移区底部设置补偿区，且与漏区相对应，以使漏区下的耗尽区向上扩展。漏区下方的漂移区内设置补偿区增强了纵向耗尽的能力，提高了纵向关态击穿电压。LDMOS器件的形成方法中，补偿区和漏区的形成工艺中使用同一块掩模版，因此在不损失器件性能并且不增加光刻层以及光刻成本的情况下，本发明同时完成了开态击穿电压和纵向关态击穿电压的优化。
ldmos 器件形成方法

[发明专利]半导体器件及半导体器件的制造方法-CN202310943421.7在审
发明人：陈佳俊;蒲松;张发备;曹石林;喻慧;蔡军 -专利权人：矽力杰半导体技术（杭州）有限公司
申请日： 2023-07-28 - 公布日： 2023-09-22 - 主分类号： H01L29/78 文献下载
摘要：本申请提供一种半导体器件，包括衬底、阱区、体区、源区、漏区、隔离结构以及栅极。阱区设置于衬底中，并为第一掺杂类型。体区设置于衬底中且与阱区相邻，并为第二掺杂类型。源区设置于体区中，并为第一掺杂类型。漏区设置于阱区中，并为第一掺杂类型。隔离结构设置于衬底上。栅极设置于隔离结构上并包括彼此相邻的第一栅极区及第二栅极区，第一栅极区为第一掺杂类型，第二栅极区为第二掺杂类型。透过配置两种相反掺杂类型的第一栅极区与第二栅极区，促使栅极参与耗尽以形成耗尽层。
半导体器件制造方法

[发明专利]横向扩散金属氧化物半导体器件及其制造方法-CN202310745856.0有效
发明人：赵晓龙 -专利权人：粤芯半导体技术股份有限公司
申请日： 2023-06-25 - 公布日： 2023-09-22 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种横向扩散金属氧化物半导体器件及其制造方法，栅极形成于沟道区上，场板形成于漂移区上，场氧化层形成于栅极与场板之间并延伸至场板与漂移区之间以使场板与栅极相互隔离；即场板与栅极之间通过场氧化层进行间隔，也就是说，场板与栅极之间的距离为场氧化层的厚度，场板与栅极之间不需要设置开口，如此，可以在不依赖于光刻机的精度的前提下，减小场板与栅极之间的距离，增加器件的密度，从而降低器件的特征导通电阻。
横向扩散金属氧化物半导体器件及其制造方法

[发明专利]薄膜晶体管及其制备方法、阵列基板、显示装置-CN202110995112.5有效
发明人：张扬;闫梁臣;周斌;刘宁;方金钢;桂学海;宋嘉文;郭清化;刘志 -专利权人：合肥鑫晟光电科技有限公司;京东方科技集团股份有限公司
申请日： 2021-08-27 - 公布日： 2023-09-22 - 主分类号： H01L29/786 文献下载
摘要：本申请实施例提供一种薄膜晶体管及其制备方法、阵列基板、显示装置，用于满足高分辨率显示装置的需求。薄膜晶体管包括：衬底；层叠设置在衬底上的半导体层、栅极绝缘层、栅极层和第一辅助层；半导体层、栅极绝缘层及栅极层位于衬底和第一辅助层之间；半导体层包括沟道区和位于沟道区两侧的源极区和漏极区；第一辅助层在衬底上的正投影覆盖栅极层在衬底上的正投影；第一辅助层在衬底上的正投影与栅极绝缘层在衬底上的正投影及沟道区在衬底上的正投影重合。
薄膜晶体管及其制备方法阵列显示装置