[发明专利]屏蔽栅-深沟槽MOSFET的屏蔽栅氧化层及其形成方法

说明书

本发明公开了一种屏蔽栅‑深沟槽MOSFET的屏蔽栅氧化层及其形成方法，包括：第1步，外延层上刻蚀形成有沟槽，采用热氧化生长工艺在沟槽的底部表面和侧壁表面形成第一氧化层；第2步，在第一氧化层的表面形成氮化层；第3步，采用多晶硅淀积工艺在氮化层的表面形成淀积多晶硅层；第4步，进行热氧化，将淀积多晶硅层全部氧化成第二氧化层，所述第一氧化层、氮化层和第二氧化层共同形成屏蔽栅氧化层。本发明通过在氮化层上淀积多晶硅并对多晶硅进行热氧化的方式取代了现有的在氮化层上直接通过SACVD淀积氧化层的方式，不但可以保证屏蔽栅与沟槽侧壁和沟槽底部之间用于隔离的屏蔽栅氧化层的厚度，而且简化了工艺条件，降低了生产成本，提高了产能。

技术领域

本发明涉及半导体集成电路制造工艺领域，特别涉及一种屏蔽栅-深沟槽MOSFET中位于沟槽侧壁的屏蔽栅氧化层，还涉及一种屏蔽栅-深沟槽MOSFET中位于沟槽侧壁的屏蔽栅氧化层的形成方法。

背景技术

如图1所示，是现有的具有屏蔽栅(Shield Gate Trench，简称SGT)结构的沟槽栅MOSFET的结构示意图，以N型器件为例进行说明，所述具有屏蔽栅结构的沟槽栅MOSFET的单元结构包括：

N型硅外延层101，形成于硅衬底上，硅衬底为重掺杂并在背面形成有漏极，硅外延层101为轻掺杂，用于形成漂移区；

P阱102，形成在硅外延层101的表面；

沟槽穿过P阱102进入到硅外延层101中，沟槽中有多晶硅栅103a和多晶硅屏蔽栅104a，多晶硅栅103a和沟槽的侧壁表面隔离有栅氧化层(gate oxide)105a，多晶硅栅103a和多晶硅屏蔽栅104a之间隔离有多晶硅层间氧化层(inter poly oxide)106a，多晶硅屏蔽栅104a和沟槽的侧壁表面以及底部直接隔离有屏蔽栅氧化层(shielding oxide)107a；

源区108形成在P阱102中，多晶硅栅103a从侧面覆盖源区108和P阱102，多晶硅栅103a的深度大于P阱102的结深，且被多晶硅栅103a侧面覆盖的P阱102的表面用于形成连接源区108和底部硅外延层101的沟道；

源极接触孔109穿过源区108并同时和源区108以及P阱102接触，屏蔽栅接触孔110a穿过多晶硅屏蔽栅104a顶部的氧化层和多晶硅屏蔽栅104a接触，源极接触孔109和屏蔽栅接触孔110a中都填充有金属；

层间膜111中形成有接触孔分别引出源极和栅极，其中源极接触孔109和屏蔽栅接触孔110a都连接到源极。

以包含中压SGT(80V～200V)的沟槽栅结构为例进行说明，其沟槽深度一般在4～6微米左右，屏蔽栅氧化层的厚度在5000埃左右，这种具有屏蔽栅的沟槽栅结构中形成 屏蔽栅氧化层的方法包括如下步骤：

第1步，在外延层1上形成沟槽2，如图2A所示，沟槽2的刻蚀深度为4微米～6微米；

第2步，热氧化形成氧化层3，如图2B所示，所述氧化层3的厚度为4000埃～6000埃；

第3步，淀积第一多晶硅层4将沟槽2完全填充，并对第一多晶硅层4进行干法回刻至与硅表面保持齐平，如图2C所示；

第4步，对第一多晶硅层4进行第二次刻蚀至沟槽2内部，如图2D所示，位于沟槽2内的第一多晶硅层4组成屏蔽栅；

第5步，进行湿法刻蚀，将硅表面的氧化层3以及形成在沟槽侧壁且位于屏蔽栅上方的氧化层3刻蚀干净，如图2E所示，沟槽中刻蚀的区域用于形成多晶硅栅，其中宽度为2微米，深度为1.5微米；