[发明专利]半导体器件

说明书

本发明涉及半导体器件。提高包括功率半导体元件的半导体器件的可靠性。实施例的基本构思在于使单元区域的带隙小于外围区域的带隙。具体而言，在单元区域中形成具有比外延层的带隙更小的带隙的低带隙区域。此外，在外围区域中形成具有比外延层的带隙更大的带隙的高带隙区域。

相关申请的交叉引用

这里通过参考并入2014年1月10日提交的日本专利申请No.2014-003504的全部公开内容，包括说明书、附图和摘要。

技术领域

本发明涉及半导体器件。其涉及可有效地应用于如下半导体器件的技术，该半导体器件包括例如以MOSFET(金属氧化物半导体场效应晶体管)为代表的功率半导体元件。

背景技术

在日本未审专利公开No.2001-94098(专利文献1)中，描述了一种控制用于在使用碳化硅(SiC)作为构成材料的MOSFET中引起雪崩击穿的位置的技术。具体而言，在专利文献1中，外延层的表面层部分掺杂有作为不活跃离子种类的碳(C)并且掺杂有作为导电杂质的硼(B)，由此以形成高浓度深基底层；因而，在高浓度深基底层处引起雪崩击穿。

日本未审专利公开No.7-58328(专利文献2)描述了下列技术：在元件区域的内部中形成具有宽带隙的p型SiC层，该元件区域中形成有用作硅构成材料的IGBT。

在非专利文献1中，引入了给定pn结的击穿电压的近似表达，用于在以MOSFET、IGBT(绝缘栅双极晶体管)和二极管为代表的器件中使用。

美国专利No.5,441,901(专利文献3)描述了以下内容：通过待掺杂到硅中的碳的浓度，可以将带隙设定成小于硅的带隙或者可以将带隙设定成高于硅的带隙。

专利文献

[专利文献1]日本未审专利公开No.2001-94098

[专利文献2]日本未审专利公开No.7-58328

[专利文献3]美国专利No.5,441,901

非专利文献

[非专利文献1]S.a.G.Gibbons,Avalanche Breakdown voltage of abrupt andlinearly graded p-n junctions in Ge,Si,GaAs,and Gap,1966.

发明内容

使用例如以功率MOSFET或IGBT为代表的功率半导体元件作为用于驱动负载的切换元件。当负载包括电感时，功率半导体元件的截止由于电感而引起反向电动势。由反向电动势引起的电压施加到功率半导体元件。在这种情况下，功率半导体元件被施加有等于或大于电源电压的电压。当电压超过雪崩击穿电压时，雪崩击穿现象出现在功率半导体元件中，所以雪崩电流从中流过。当雪崩电流超过功率半导体元件的雪崩耐量(可允许电流量)时，功率半导体元件被击穿。雪崩耐量表示直到通过雪崩击穿现象引起击穿为止流过的雪崩电流的可允许电流量。当在功率半导体元件中出现雪崩电流的局部电流集中时，超出雪崩耐量。结果，功率半导体元件变得更可能被击穿。

由此，为了提高功率半导体元件的可靠性，期望充分考虑功率半导体元件的器件结构，使得最小化雪崩电流的局部电流集中并防止雪崩电流超出雪崩耐量。

例如，在包括形成在其中的功率半导体元件的半导体芯片中，通常存在其中形成功率半导体元件的单元区域(cell region)和围绕单元区域的外侧的外围区域。这里，关注雪崩击穿电压。从防止功率半导体元件的击穿的角度而言，期望的是，外围区域的雪崩击穿电压高于单元区域的雪崩击穿电压。这是由于以下造成的：与当在单元区域中引起雪崩击穿现象时相比，当在外围区域中出现雪崩击穿现象时雪崩电流更加局部地集中；因此超出雪崩耐量，这使得功率半导体元件更可能被击穿。