[发明专利]半导体器件有效
申请号: | 201510010080.3 | 申请日: | 2015-01-08 |
公开(公告)号: | CN104779290B | 公开(公告)日: | 2020-05-12 |
发明(设计)人: | 江口聪司;中泽芳人 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 | ||
1.一种半导体器件,包括:
半导体芯片,具有单元区域;以及
外围区域,形成在所述单元区域的外侧,
所述半导体芯片包括:
(a)半导体衬底;
(b)第一导电类型的外延层,形成在所述半导体衬底上方;
(c)第二导电类型的多个第二导电类型柱区域,彼此隔开地形成在所述外延层中,所述第二导电类型是与所述第一导电类型相反的导电类型;
(d)多个第一导电类型柱区域,所述多个第一导电类型柱区域是所述外延层的部分区域,每个所述第一导电类型柱区域插入在相互邻近的所述第二导电类型柱区域之间;以及
(e)元件部分,形成在所述外延层的表面处,
其中具有比所述外延层的带隙更小的带隙的低带隙区域形成在所述单元区域中,
其中所述外延层由硅形成,
其中所述低带隙区域由通过用至少碳对硅进行掺杂得到的半导体区域形成,以及
其中所述碳的浓度为大于等于0.5mol%且小于等于1.0mol%。
2.根据权利要求1所述的半导体器件,
其中所述低带隙区域形成在比每个所述第二导电类型柱区域的深度的一半更深的区域中。
3.根据权利要求1所述的半导体器件,
其中所述低带隙区域形成在比每个所述第二导电类型柱区域的底部更浅的区域中。
4.根据权利要求1所述的半导体器件,
其中所述低带隙区域的雪崩击穿电压在所述单元区域中是最低的,并且比所述外围区域的雪崩击穿电压低。
5.根据权利要求1所述的半导体器件,
其中具有比所述外延层的带隙更大的带隙的高带隙区域形成在所述外围区域中的比每个所述第二导电类型柱区域的底表面更浅的区域中。
6.根据权利要求5所述的半导体器件,
其中所述高带隙区域形成在所述外围区域中的比每个所述第二导电类型柱区域的深度的一半更浅的区域中。
7.根据权利要求5所述的半导体器件,
其中形成在所述外围区域中的所述高带隙区域的形成位置比形成在所述单元区域中的所述低带隙区域的形成位置浅。
8.根据权利要求5所述的半导体器件,
其中所述高带隙区域由通过用至少碳对硅进行掺杂得到的半导体区域形成,以及
其中所述高带隙区域中的所述碳的浓度为大于等于20mol%且小于等于30mol%。
9.根据权利要求5所述的半导体器件,
其中形成在所述外围区域中的所述高带隙区域的雪崩击穿电压比所述单元区域的雪崩击穿电压高。
10.根据权利要求1所述的半导体器件,
其中所述半导体芯片包括:
(f1)输入部,包括形成在其中的输入电路;
(f2)信号处理部,包括形成在其中的信号处理电路,所述信号处理电路用于处理通过所述输入部输入的输入信号;以及
(f3)输出部,包括形成在其中的输出电路,所述输出电路用于输出在所述信号处理部处理的信号作为输出信号,并且所述输出电路由所述单元区域和所述外围区域形成,
其中所述输出电路包括功率半导体元件,以及
其中所述功率半导体元件形成在所述单元区域中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510010080.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:沟槽型超级结器件的制造方法
- 下一篇:半导体装置
- 同类专利
- 专利分类