[发明专利]半导体器件和可编程的非易失性存储设备

说明书

背景技术

浮置栅极场效晶体管（FET）是典型的具有位于沟道上的浮置栅极和位于浮置栅极上的控制栅极（control gate）的平面晶体管。浮置栅极与控制栅极和沟道电绝缘，并且电荷可以存储在浮置栅极中。Fowler-Nordheim隧穿和热载流子注入是可以被利用以更改存储在浮置栅极中的电荷量的两种方法。存储在浮置栅极中的电荷在没有对浮置栅极FET施加电源时可以保持均匀。

已经在各种应用中利用浮置栅极FET。作为一个实例，浮置栅极FET已经被用作可擦写可编程只读存储器（EPROM）、电可擦可编程只读存储器（EEPROM）、以及闪存中的数字存储元件。作为其它实例，浮置栅极FET已经用作神经网络中的神经元计算元件、模拟存储元件、电子电位计（electronic potentiometer）、以及单晶体管数字至模拟装换器（DAC）。

发明内容

基本上如在至少一个附图中示出的和/或参照至少一个附图描述的，以及如在权利要求中更完整地描述的，本公开内容涉及具有半导体鳍（半导体鳍片、半导体鳍式元件，semiconductor fin）和浮置栅极（浮动栅极、浮栅，floating gate）的半导体器件。

本发明的一种半导体器件，包括：沟道、源极、和漏极，位于第一半导体鳍中，所述沟道位于所述源极与所述漏极之间；控制栅极，位于第二半导体鳍中；浮置栅极，位于所述第一半导体鳍与所述第二半导体鳍之间。

根据本发明的半导体器件，在一种实施方式中，包括位于所述浮置栅极与所述第一半导体鳍之间的第一介电区域。

根据本发明的半导体器件，在一种实施方式中，包括位于所述浮置栅极与所述第二半导体鳍之间的第二介电区域。

根据本发明的半导体器件，在一种实施方式中，所述第一半导体鳍位于第一介电区域与第三介电区域之间。

根据本发明的半导体器件，在一种实施方式中，所述第二半导体鳍位于第二介电区域与第四介电区域之间。

根据本发明的半导体器件，在一种实施方式中，所述第一半导体鳍位于所述浮置栅极与第一电极之间。

根据本发明的半导体器件，在一种实施方式中，所述第二半导体鳍位于所述浮置栅极与第二电极之间。

根据本发明的半导体器件，在一种实施方式中，所述浮置栅极包括金属。

本发明还提供一种可编程的非易失性存储设备，包括：第一半导体鳍，包括第一沟道、第一源极、和第一漏极；第二半导体鳍，包括第二沟道、第二源极、和第二漏极，所述第二半导体鳍被构造为控制栅极；浮置栅极，位于所述第一半导体鳍与所述第二半导体鳍之间。

根据本发明的可编程的非易失性存储设备，在一种实施方式中，所述控制栅极被构造为基于所述浮置栅极的程序化状态控制所述第一沟道。

根据本发明的可编程的非易失性存储设备，在一种实施方式中，包括位于邻近所述第一沟道的第一电极。

根据本发明的可编程的非易失性存储设备，在一种实施方式中，包括位于邻近所述第二沟道的第二电极。

根据本发明的可编程的非易失性存储设备，在一种实施方式中，包括位于所述浮置栅极与所述第一半导体鳍的所述第一沟道之间的第一介电区域。

根据本发明的可编程的非易失性存储设备，在一种实施方式中，包括位于所述浮置栅极与所述第二半导体鳍的所述第二沟道之间的第二介电区域。

根据本发明的可编程的非易失性存储设备，在一种实施方式中，所述第一半导体鳍的所述第一沟道位于第一介电区域与第三介电区域之间。

根据本发明的可编程的非易失性存储设备，在一种实施方式中，所述第二半导体鳍的所述第二沟道位于第二介电区域与第四介电区域之间。

本发明还提供一种可编程的非易失性存储设备，包括：第一半导体鳍，包括第一沟道、第一源极、和第一漏极；第一电极，位于邻近所述第一沟道；第二半导体鳍，包括第二沟道、第二源极、和第二漏极，所述第二半导体鳍被构造为控制栅极；第二电极，位于邻近所述第二沟道；浮置栅极，位于所述第一半导体鳍与所述第二半导体鳍之间。

根据本发明的可编程的非易失性存储设备，在一种实施方式中，所述第一电极接地。

根据本发明的可编程的非易失性存储设备，在一种实施方式中，所述第二电极接地。

根据本发明的可编程的非易失性存储设备，在一种实施方式中，所述第一电极和所述第二电极包括金属。

附图说明

图1A示出示例性半导体器件的透视图。

图1B示出示例性半导体器件的顶视图。