[发明专利]抑制寄生电荷积累的非易失性存储器件及其操作方法有效
| 申请号： | 200810177916.9 | 申请日： | 2008-11-21 |
| 公开（公告）号： | CN101441893A | 公开（公告）日： | 2009-05-27 |
| 发明（设计）人： | 李昌炫;徐康德;林瀛湖;崔正达 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C16/10 | 分类号： | G11C16/10;G11C16/08;G11C16/02;G11C16/30 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 刘光明;穆德骏 |
| 地址： | 韩国京畿道水*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 抑制寄生电荷积累的非易失性存储器件及其操作方法。操作电荷俘获非易失性存储器件的方法包括：通过选择性擦除第一串中第一多个非易失性存储单元以及随后选择性擦除第一串中第二多个非易失性存储单元来擦除第一串非易失性存储单元的操作，第二多个非易失性存储单元与第一多个非易失性存储单元交替。选择性擦除第一多个非易失性存储单元的操作可包括在抑制擦除第二多个非易失性存储单元的阻断条件下，在偏置第二多个非易失性存储单元的同时，擦除第一多个非易失性存储单元。选择性擦除第二多个非易失性存储单元的操作可包括在抑制擦除第一多个非易失性存储单元的阻断条件下，在偏置第一多个非易失性存储单元的同时，擦除第二多个非易失性存储单元。 | ||
| 搜索关键词： | 抑制 寄生 电荷 积累 非易失性存储器 及其 操作方法 | ||
【主权项】：
1. 一种操作非易失性存储器件的方法，包括：通过选择性地擦除在第一串非易失性存储单元中的第一多个非易失性存储单元以及随后选择性地擦除所述第一串非易失性存储单元中的第二多个非易失性存储单元，来擦除非易失性存储器件中的第一串非易失性存储单元，所述第二多个非易失性存储单元与所述第一多个非易失性存储单元相交替。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810177916.9/，转载请声明来源钻瓜专利网。
- 上一篇：长效真空瓶塞
- 下一篇：承载盘堆栈结构与承载盘
- 同类专利
- 具有整体芯片读取的器件编程系统及其操作方法-201410508708.8
- 胡胜华 - 数据输入输出公司
- 2014-09-28 - 2019-11-12 - G11C16/10
- 一种操作器件编程系统的系统和方法包括：插座适配器，所述插座适配器具有源插座和目的地插座，用于从主器件读取配置信息；分区表，所述分区表是从所述主器件计算出的；主数据文档，所述主数据文档由所述分区表和所述配置信息形成，所述主数据文档用于配置可编程器件。
- 一种编程监控的装置-201410503536.5
- 张建军;胡洪;张赛;付永庆 - 北京兆易创新科技股份有限公司
- 2014-09-26 - 2019-11-12 - G11C16/10
- 本发明公开了一种编程监控的装置，该装置包括：所述数据读取电路用于读取闪存阵列中第一存储单元的编程性能参数；所述比较电路用于比较所述第一存储单元的编程性能参数是否超过预设阈值；所述调节电路用于当所述第一存储单元的编程性能参数超过预设阈值时，对目标存储单元的编程配置参数进行调节，所述目标存储单元包括所述第一存储单元和所述第一存储单元所在的闪存区块中的其余存储单元，所述闪存阵列包括至少一个闪存区块；所述控制电路用于根据调节后的编程配置参数，对所述目标存储单元进行编程控制。本发明在编程效率衰退时及时调整、提高编程效率，使存储芯片保持高性能的编程能力，可多次调整编程配置参数，延长存储芯片使用寿命。
- 半导体器件、半导体存储器件和存储系统-201510007524.8
- 沈荣辅 - 爱思开海力士有限公司
- 2015-01-07 - 2019-11-12 - G11C16/10
- 一种半导体器件包括：非易失性存储区块，其适于基于第一控制信息来输出储存在非易失性存储区块所包括的多个非易失性存储器单元中的数据，以及基于第二控制信息来编程非易失性存储器单元中的数据；控制区块，其适于根据初始化信号来产生第一控制信息，其中，在编程模式被激活时，控制区块顺序地产生第二控制信息和第一控制信息；以及测试控制区块，其适于将非易失性存储区块去激活，并且判断包括在第一控制信息和第二控制信息中的多个控制信号之中的至少一个控制信号在编程模式的测试操作中是否被正常地产生。
- 一种编程监控的方法-201410505287.3
- 胡洪;张赛;张建军;付永庆 - 北京兆易创新科技股份有限公司
- 2014-09-26 - 2019-11-12 - G11C16/10
- 本发明公开了一种编程监控的方法，该编程监控方法包括：获取闪存阵列中第一存储单元的编程性能参数；当所述第一存储单元的编程性能参数超过预设阈值时，对目标存储单元的编程配置参数进行调节，所述目标存储单元包括所述第一存储单元和/或所述第一存储单元所在的闪存区块中的其余存储单元，所述闪存阵列包括至少一个闪存区块；根据调节后的编程配置参数，对所述目标存储单元进行编程控制。本发明通过调节存储单元的编程配置参数，使存储芯片保持高性能的编程能力，具有在存储芯片编程效率衰退时及时调整、缩短编程时间、提高编程效率的优势，以及可多次调整编程配置参数，达到延长存储芯片使用寿命、优化编程性能的有益效果。
- 将数据写入一闪存单元的方法以及控制装置-201510140113.6
- 林璟辉;杨宗杰 - 慧荣科技股份有限公司
- 2015-03-27 - 2019-11-08 - G11C16/10
- 本发明公开了一种将数据写入一闪存单元的方法以及控制装置，所述方法包含有：于第n次写入所述闪存单元时，判断要被写入所述闪存单元的一第n数据位的一数据极性；依据所述第n数据位的所述数据极性来选择性地对所述闪存单元的一浮栅注入一第n电荷量；于第n+1次写入所述闪存单元时，判断要被写入所述闪存单元的一第n+1数据位的所述数据极性；以及依据所述第n+1数据位的所述数据极性来选择性地对所述闪存单元的所述浮栅注入一第n+1电荷量；其中所述第n+1电荷量不同于所述第n电荷量，以及n为不小于1的正整数。本发明可大幅减少实体存储器分页在数据写入的过程中电荷抹除的次数，进而提高了实体存储器分页的数据写入速度以及使用寿命。
- 闪存的数据写入方法与其控制装置-201510148225.6
- 杨宗杰 - 慧荣科技股份有限公司
- 2015-03-31 - 2019-11-08 - G11C16/10
- 本发明公开了一种闪存的数据写入方法与其控制装置，所述闪存包括有多个多层单元，其中每一个多层单元可用来储存多个位，所述方法包括有：分别对所述多个多层单元中的每一个多层单元储存一第一位；判断所述每一个多层单元是否都分别储存了所述第一位；以及当所述每一个多层单元都分别储存了所述第一位时，分别对所述每一个多层单元储存一第二位。本发明可大幅减少所述闪存内满载数据被抹去的次数，并增加所述闪存内未满载数据被抹去的次数，以提高所述闪存的写入速度和使用寿命。
- 半导体器件-201610051314.3
- 樫原洋次 - 瑞萨电子株式会社
- 2016-01-26 - 2019-11-08 - G11C16/10
- 本发明涉及一种半导体器件。非易失性存储器的解码电路中的电平移位器的数量减少。半导体器件由电可重写非易失性存储器单元阵列和解码电路构成，解码电路产生用于存储器栅极线即字线的驱动器的选择信号。解码电路包括在预解码之后将信号升压的电平移位器。通过解码被逻辑运算电路中的电平移位器升压的预解码信号，产生选择信号。在各电平移位器的前一级中，设置用于根据操作模式将预解码信号的逻辑电平反转的逻辑门。当解码升压后的预解码信号时，逻辑运算电路根据操作模式执行不同的逻辑运算。
- 半导体存储装置以及数据处理方法-201510597855.1
- 须藤直昭 - 华邦电子股份有限公司
- 2015-09-18 - 2019-11-05 - G11C16/10
- 本发明提供一种半导体存储装置以及数据处理方法，兼顾局部页面编程与数据加扰，使可靠性提高。在本发明的半导体存储装置中，当对同一页面连续编程n次数据时，生成识别信息与编程信息，且将经加扰的数据、识别信息及编程信息编程至存储器阵列所选择的页面，所述识别信息表示对基于所输入的地址信息而选择的页面编程数据时的存储位置，所述编程信息用于识别由该识别信息所规定的存储区域为经编程的。
- HDCP KEY发送方法、烧录方法及装置-201610649613.7
- 王业飞 - 广州视源电子科技股份有限公司
- 2016-08-09 - 2019-11-05 - G11C16/10
- 本发明涉及一种HDCP KEY发送方法、烧录方法及装置，HDCP KEY发送方法包括：获取接收端发送的烧录申请信息；根据烧录申请信息获取接收端可处理数据的匹配格式；从预存储的KEY文件中选取一HDCP KEY；对选取的HDCP KEY进行格式转换，生成匹配格式的HDCP KEY并发送至接收端，以使接收端根据匹配格式的HDCP KEY进行烧录操作。通过与接收端在线通信连接的方式发送HDCP KEY，HDCP KEY以Key文件的方式统一预存储管理，不需额外使用存储设备，同时可根据接收端可处理数据的匹配格式进行HDCP KEY的发送，不需额外的格式转换工具，操作简单，且HDCP KEY发送效率高。
- 使用包电平状态值和包状态电路的存储器-201410840590.9
- 卢泓玮;赖韦安;洪硕男;罗棋 - 旺宏电子股份有限公司
- 2014-12-30 - 2019-11-05 - G11C16/10
- 本发明提供了一种使用包电平状态值和包状态电路的存储器。其中，一种集成电路存储器包含存储器阵列，包含多条数据线。缓冲器结构耦接到多条数据线，包含多个存储元件用以对数据线存储多个位电平状态值。存储器包含逻辑，用以根据缓冲器结构中的存储元件的对应包的多个位的位电平状态值指示对应包的多个包电平状态值。多个包状态电路被设置在菊链中，并耦接到缓冲结构中的对应包，用以产生菊链的输出以指示侦测到具有第一状态的包。控制电路用以执行决定菊链的输出的多个周期，在每一周期中若在周期中的输出指示侦测到具有第一状态的包，则清除指示第一状态的包状态电路。
- 一种相变存储器的写入电路和写入方法-201610087830.1
- 郑君华;张家璜;廖明亮;徐成宇 - 江苏时代全芯存储科技有限公司;江苏时代芯存半导体有限公司
- 2016-02-16 - 2019-11-05 - G11C16/10
- 本发明公开一种相变存储器的写入电路及方法，电路包括：操作单元、逻辑控制单元和电压调整反馈单元；操作单元根据所接收的写入操作信号向相变存储器阵列基本单元执行相应的写入操作；电压调整反馈单元选择写入操作信号相应的阈值电压与端电压进行比较，当端电压大于阈值电压时，向逻辑控制单元输出断开开关控制信号；逻辑控制单元在接收到断开开关控制信号后，控制操作单元与相变存储器阵列基本单元断开。本发明保持了相变存储器写入数据的一致性。
- 存储设备及其写方法-201410309432.0
- 郭东勋;沈烔教;朴起台;朴贤郁 - 三星电子株式会社
- 2014-07-01 - 2019-11-05 - G11C16/10
- 一种存储设备的写方法包括：基于关于存储器件的存储单元的信息确定是否执行粗编程操作，响应于对将执行粗编程操作的确定，通过执行粗编程操作和细编程操作来在存储器件中对数据进行编程，以及响应于对将不执行粗编程操作的确定，通过执行细编程操作来在存储器件中对数据进行编程。
- 非易失性存储系统以及存储控制器的操作方法-201510242148.0
- 金经纶;尹翔镛;宋基焕 - 三星电子株式会社
- 2015-05-13 - 2019-11-01 - G11C16/10
- 提供了一种非易失性存储系统以及存储控制器的操作方法。该非易失性存储系统包括存储控制器和具有多个存储单元的非易失性存储装置。存储控制器被构造为对时钟计数以生成当前时间、在断电状态下在所述多个存储单元中的预定存储单元中编程虚拟数据、当在断电状态之后出现上电状态时检测预定存储单元的电荷逸失，并基于检测到的电荷逸失来恢复当前时间。
- 存储器的操作方法及应用其的存储器装置-201510422297.5
- 张育铭;李永骏;李祥邦;张原豪;郭大维 - 旺宏电子股份有限公司
- 2015-07-17 - 2019-11-01 - G11C16/10
- 本发明公开了一种存储器的操作方法及应用其的存储器装置，该存储器包括至少一存储区块，此至少一存储区块包括多个第一页以及对应于此些第一页的多个第二页，此操作方法包括以下步骤：依据此些第一页的有效性信息，判断此些第一页中的一目标第一页是否为有效，其中目标第一页是对应此些第二页中的目标第二页；若目标第一页为有效，对目标第二页进行第一类型编程操作；以及若目标第一页为无效，对目标第二页进行第二类型编程操作。
- 电子装置及非挥发性存储器装置与编程方法-201510222594.5
- 谢志昌;陈弟文;李永骏 - 旺宏电子股份有限公司
- 2015-05-05 - 2019-11-01 - G11C16/10
- 本发明提供了一种存储器装置。该存储器装置包含多个存储器单元及耦接至存储器单元的控制电路。控制电路用以：提供一第一编程电压至该些存储器单元；以一中间位准验证电压验证该些存储器单元，以依据该些存储器单元是否未到达或已到达该中间位准验证电压而分别将该些存储器单元分为一第一组存储器单元及一第二组存储器单元；提供一第二编程电压至该第一组存储器单元，并禁止该第二组存储器单元接收该第二编程电压，该第二编程电压大于或等于该第一编程电压；以及以一期望位准电压验证该第一组存储器单元及该第二组存储器单元。基于该存储器装置，本发明还提供了相应的编程方法及电子装置。
- 用于存储操作的系统、器件以及方法-201510412113.7
- 池育德;郭政雄;李谷桓;陈中杰 - 台湾积体电路制造股份有限公司
- 2015-07-14 - 2019-11-01 - G11C16/10
- 本发明提供一种用于存储操作的系统、器件以及方法。一个示例性的系统包括：锁存电路，该锁存电路被存储器件的多个存储块共享，并且该锁存电路被配置为提供一个或多个调节信号以用于存储操作；源信号线电路，该源信号线电路被多个存储块共享，并且被配置为至少部分地基于一个或多个调节信号而向多个存储块提供源信号线电压以用于所述存储操作；以及多个驱动电路，被配置为至少部分基于一个或多个调节信号而向所述多个存储块提供多个驱动信号。
- 用于管理EEPROM存储器单元中的数据的写入周期的方法和系统-201610099467.5
- F·塔耶;M·巴蒂斯塔 - 意法半导体(鲁塞)公司
- 2016-02-23 - 2019-10-25 - G11C16/10
- 一种用于在电可擦除可编程只读存储器类型的至少一个存储器单元中写入至少一个数据的操作包括：至少一个通过相应的擦除或编程脉冲来对单元进行擦除或编程的步骤。写入操作的正确或错误执行通过在相应的擦除或编程步骤期间分析擦除或编程脉冲的形状来进行检查。该分析的结果表示写入操作被正确或错误地执行。
- 存储系统及编程、擦除和读取方法-201511016853.5
- 杨光军 - 上海华虹宏力半导体制造有限公司
- 2015-12-29 - 2019-10-22 - G11C16/10
- 一种存储系统及编程、擦除和读取方法，存储系统包括：呈P行Q列排布的第一存储单元、P条第一字线、Q条第一位线、Q条第二位线和R条第一源线，P≥1，Q≥1，R≥1；位于第p行第q列的第一存储单元连接第q条第一位线，P≥p≥1，Q≥q≥1,位于第p+1行第q列的第一存储单元连接第q条第二位线；所述P行第一存储单元与所述P条第一字线一一对应连接，第s条第一字线和第s+1条第一字线连接在一起，s为奇数，P＞s≥1；P为偶数时R＝P/2，位于第a行和第a‑1行的第一存储单元均连接第a/2条第一源线，P≥a≥2，a为偶数；P为奇数时R＝(P+1)/2，位于第b行和第b‑1行的第一存储单元均连接第b/2条第一源线，P＞b≥2，b为偶数，位于第P行的第一存储单元连接第R条第一源线。
- 半导体器件-201410364165.7
- 李譓怜 - 爱思开海力士有限公司
- 2014-07-28 - 2019-10-15 - G11C16/10
- 一种半导体器件包括与字线电耦接的存储器单元。另外，半导体器件包括操作电路，该操作电路对电耦接至选中字线的存储器单元执行编程循环。此外，当执行编程循环的次数超过参照数量时，操作电路增大施加至编程目标存储器单元的位线的编程允许电压。
- eMMC的控制方法及基于FPGA的eMMC控制器-201610835882.2
- 蒋东东 - 北京润科通用技术有限公司
- 2016-09-20 - 2019-10-15 - G11C16/10
- 本发明公开了一种eMMC的控制方法及基于FPGA的eMMC控制器。该eMMC的控制方法应用于基于FPGA的eMMC控制器，所述eMMC控制器与N片eMMC相连，N为大于1的正整数；所述方法包括：向所述N片eMMC并行发送操作指令；并行接收所述N片eMMC响应所述操作指令分别发送的反馈信息；根据所述反馈信息确定未成功实现所述操作指令的eMMC，并向所述未成功实现所述操作指令的eMMC并行发送所述操作指令，直到所述N片eMMC都成功实现所述操作指令。由于FPGA是基于硬件编程语言实现的器件，可以实现硬件模块的并行使用与控制，因此，本申请的eMMC控制器能够同时实现对多片eMMC的控制。
- 具有提高的数据可靠性的存储设备及其操作方法-201910192540.7
- 金承范;金敏洙;李德雨 - 三星电子株式会社
- 2019-03-14 - 2019-10-11 - G11C16/10
- 一种存储设备，包括：存储单元阵列；控制逻辑电路；和行译码器。行译码器被配置为基于控制逻辑电路的控制来激活串选择线。在第一编程操作和第二编程操作之间形成编程间隔。控制逻辑电路包括重编程控制器，被配置为控制行译码器，使得在连接到第一字线的存储单元中连接到不同串选择线的存储单元中的编程间隔不同。
- 半导体存储装置-201610133467.2
- 前田高志 - 东芝存储器株式会社
- 2016-03-09 - 2019-10-11 - G11C16/10
- 本发明的实施方式提供一种能够提高数据的可靠性的半导体存储装置。实施方式的半导体存储装置(1)具备：位线(BL)，连接在选择晶体管(ST1)的一端；源极线(CELSRC)，连接在选择晶体管(ST2)的一端；选择线(SGD、SGS)及字线(WL)，分别连接在选择晶体管(ST1、ST2)及存储单元晶体管(MT)的栅极；以及控制电路(14)，进行选择晶体管(ST1)的写入动作；且在所述写入动作中，在对选择线(SGD)施加Vpgm之前，进行所述位线的预充电动作，在预充电动作中，对字线(WL)及选择线(SGS)施加Vusel，对源极线(CELSRC)施加高于Vusel的Vblh，且对所述第1选择线施加低于Vblh的Vg。
- 存储器阵列-201610373631.7
- 张可钢;陈华伦 - 上海华虹宏力半导体制造有限公司
- 2016-05-31 - 2019-10-11 - G11C16/10
- 本申请公开了一种存储器阵列，包括多个两管存储器单元，多条相互平行的位线，与位线垂直且相互绝缘的多条字线，整个存储阵列上下相邻的两个存储管背靠背共用一个源端或漏端，左右相邻一行存储管共用栅极，存储管的栅极连接存储管字线，选择管的栅极连接选择管字线，整个一片存储阵列共用一个P阱，其特征在于，纵向相同列方向的位线共接，不同列的存储单元的位线分别接出；横向相同行的字线共接，其中存储器字线分别接出，所有奇数行的选择管字线共接，所有偶数行的选择管字线共接；所有源端背靠背共接，然后横向用源线分别接出。本发明的存储器阵列在进行读操作时能降低非选中行的漏电，并且能加快读取速度。
- 存储器的数据建立时间的测量电路和测量方法-201610242235.0
- 李云艳;杨光华 - 上海华虹宏力半导体制造有限公司
- 2016-04-19 - 2019-10-11 - G11C16/10
- 本发明公开了一种存储器的数据建立时间的测量电路，包括：第一D触发器，通过第一时钟信号控制输出数据到存储器的数据输入端；存储器的数据输出端连接第二D触发器的数据输入端并在第三时钟信号的控制下输出；第二时钟信号连接到存储器的时钟输入端；第三时钟信号连接到第二D触发器的时钟输入端；由多级缓冲器串联形成缓冲器串联电路输出第一至三时钟信号并能调节第一至三时钟信号之间的上述沿的偏移值；通过对第一至三时钟信号的偏移值的大小设置逐步逼近得到存储器的数据建立时间。本发明还公开了一种存储器的数据建立时间的测量方法。本发明能提高测试精度。
- 具有独立编程性的集成电路-201510425485.3
- 龙翔澜;陈土顺 - 旺宏电子股份有限公司
- 2015-07-20 - 2019-10-08 - G11C16/10
- 本发明提供了一种集成电路包含执行数个存储器操作的电路。来自一第一电力引线及一第二电力引线的唯一一个的电力足以使电路操作。一封装包裹集成电路。封装上的多条引线将电力及数据从封装的一外部电性耦接至被封装所包裹的集成电路，包含第一电力引线、第二电力引线及一接地引线。一隔离电路于一第一时间将电路电性耦接至第一电力引线而非第二电力引线，而于一第二时间将电路电性耦接至第二电力引线而非第一电力引线。
- 存储器系统，电源控制电路及存储器系统中的控制方法-201810895137.6
- 松本肇 - 东芝存储器株式会社
- 2018-08-08 - 2019-10-01 - G11C16/10
- 实施方式提供一种零件安装自由度较高的存储器系统、电源控制电路及存储器系统中的控制方法。根据实施方式，存储器系统包括：衬底；第1集成电路，设置在所述衬底，具备非易失性半导体存储器；第2集成电路，设置在所述衬底，具备控制所述非易失性半导体存储器的控制器；第3集成电路，设置在所述衬底，从外部被供给第1电源电压，产生值与所述第1电源电压不同的第2电源电压，且基于串行通信标准而与所述第2集成电路连接；及温度传感元件，设置在所述衬底，连接于所述第3集成电路。
- 一种缩短FLASH编程时间的编程处理方法-201910600536.X
- 黄纪业;胡燕 - 合肥联诺科技有限公司
- 2019-07-04 - 2019-10-01 - G11C16/10
- 本发明公开了一种缩短FLASH编程时间的编程处理方法，当编程次数达到预设值，仍然存在需要编程的存储单元时，通过增加编程电压来提高编程通过几率；当编程电压达到最大档位，仍然存在需要编程的存储单元时，通过降低验证电压来提高编程通过几率，从而整体上提高了编程通过几率，缩短了编程时间。
- 存储器编程方法以及存储器装置-201510011190.1
- 欧伦·麦克 - 华邦电子股份有限公司
- 2015-01-09 - 2019-10-01 - G11C16/10
- 本发明提供了一种存储器编程方法以及存储器装置，存储器装置的与非门快闪式存储器阵列可利用快取编程执行技术来编程，以加快速度。存储器装置包括可实现为快取暂存器以及数据暂存器的页面缓冲器，编程数据可载入至可被错误更正码电路处理的快取暂存器，因此快取暂存器的经错误更正码操作的数据可复制至数据暂存器，并用以编程与非门快闪式存储器阵列。有利的是，在快取暂存器的经错误更正码操作的数据复制至数据暂存器之后，快取暂存器可用于其他操作。特别有利的是，编程数据的第二页面可载入快取暂存器，且当编程数据的第一页面被编成至与非门快闪式存储器阵列时进行错误更正码操作。本发明加快了编程速度。
- 闪存单元的操作方法-201610361512.X
- 杨光军 - 上海华虹宏力半导体制造有限公司
- 2016-05-26 - 2019-09-27 - G11C16/10
- 一种闪存单元的操作方法，闪存单元包括：第一和第二分栅闪存单元，第一分栅闪存单元的源极和漏极分别连接第一位线和第三位线，第二分栅闪存单元的源极和漏极分别连接第二位线和第三位线；第一和第二分栅闪存单元的第一控制栅相连并连接第一控制栅线，第一和第二分栅闪存单元的第二控制栅相连并连接第二控制栅线；第一和第二分栅闪存单元的字线栅相连并连接字线；操作方法包括：通过对第一位线、第三位线、字线、第一控制栅线、第二控制栅线的电压配置，选中第一分栅闪存单元的第一存储位，并使得所述第一存储位处于待读取或待编程状态；将第二位线浮空；对所述第一存储位进行读取或编程操作。本发明方案可以提高闪存单元的读或编程的效率。
- 对存储器装置编程的方法以及相关的存储器装置-201510207775.0
- 柯文昇;苏资翔;吴昭谊;李祥邦;张育铭 - 旺宏电子股份有限公司
- 2015-04-28 - 2019-09-24 - G11C16/10
- 本发明公开了一种对存储器装置进行编程的方法，包括以下步骤：执行一插入编程，包括：在一第一时段对一第一存储单元编程，并对应地在一第二时段对该第一存储单元进行验证；在一第三时段对一第二存储单元编程，并对应地在一第四时段对该第二存储单元进行验证，该第四时段介于该第一时段与该第二时段之间；以及在该第一时段与该第二时段之间插入至少一延迟周期，以确保该第一存储单元的单位时间电阻值变化小于一阈值。
- 专利分类
