“nand”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3641个，建议您升级VIP下载更多相关专利

[发明专利]非易失性存储器装置和垂直NAND存储器装置-CN201410301392.5有效
发明人：薛光洙;金锡必;朴允童 -专利权人：三星电子株式会社
申请日： 2010-02-09 - 公布日： 2017-08-08 - 主分类号： H01L27/11519 文献下载
摘要：本发明提供了一种包括垂直NAND沟道的非易失性存储器装置和一种垂直NAND存储装置，所述非易失性存储器装置可包括多个直接相邻的偏移的垂直NAND沟道，电结合到所述非易失性存储器装置的单一的选择栅极线，其中，所述多个直接相邻的偏移的垂直NAND沟道在所述非易失性存储器装置中限定的位线方向上相互偏移，其中，所述多个直接相邻的偏移的垂直NAND沟道包括第一沟道以及在垂直于位线方向的方向上与第一沟道偏移的第二沟道
非易失性存储器装置垂直 nand 存储

[发明专利]基于NAND闪存控制器的自动读重试的硬件加速方法及装置-CN201811361460.1有效
发明人：汤晓东;余桉 -专利权人：深圳忆联信息系统有限公司
申请日： 2018-11-15 - 公布日： 2022-02-01 - 主分类号： G06F3/06 文献下载
摘要：本发明公开了一种基于NAND闪存控制器的自动读重试的硬件加速方法及装置，其中方法包括接收CPU下发的读NAND Flash命令；根据命令从NAND Flash中读取数据；对读取到的数据进行纠错；保存纠错数据，并向CDMA反馈纠错结果；根据纠错结果判定纠错是否成功；若不成功，则CORE接收有错的读命令，并返回所述根据命令从NAND Flash中读取数据的步骤；若成功，则读NAND Flash命令结束，并通知
基于 nand 闪存控制器自动重试硬件加速方法装置

[发明专利]半导体存储装置、其擦除方法及编程方法-CN201610454162.1有效
发明人：山内一贵 -专利权人：华邦电子股份有限公司
申请日： 2016-06-21 - 公布日： 2020-05-12 - 主分类号： G11C16/14 文献下载
摘要：半导体存储装置包含：存储器阵列，包含多个NAND串；页面缓冲器/读出电路(170)，经由位线而连接于存储器阵列的NAND串，并输出NAND串的不良的有无；以及检测电路(200)，连接于多个页面缓冲器/读出电路(170)，并检测选择块的NAND串的不良数。当由检测电路(200)检测出的NAND串的不良数为固定数以下时，判定为能够使用的块，当不良数超过固定数时，判定为坏块。
半导体存储装置擦除方法编程

[发明专利]加解密金钥产生方法-CN201811182627.8有效
发明人：陈政宇;黄识夫 -专利权人：合肥沛睿微电子股份有限公司
申请日： 2018-10-11 - 公布日： 2022-01-28 - 主分类号： G06F21/79 文献下载
摘要：一种加解密金钥产生方法，其包含以下步骤：选择一NAND闪存的一区块；初始化NAND闪存的区块；编程NAND闪存的区块，以取得区块中的复数个记忆体单元之复数个第一电位；重新初始化NAND闪存的区块；重新编程NAND闪存的区块，以取得区块中的该些记忆体单元之复数个第二电位；将该些记忆体单元之该些第一电位与该些第二电位对应相减，以取得一差异表；以及依一设定顺序读取差异表中的复数个差异值，以作为一加解密金钥。
解密产生方法

[发明专利]一种减少NAND FLASH擦写次数的方法及系统-CN202010053933.2有效
发明人：张瑞金;刘强;孙志正 -专利权人：山东浪潮科学研究院有限公司
申请日： 2020-01-17 - 公布日： 2023-08-08 - 主分类号： G06F3/06 文献下载
摘要：本申请公开了一种减少NAND闪存NAND FLASH擦写次数的方法及系统，能够获取电子设备的外部电源的工作状态；在所述外部电源的工作状态为断电状态下，确定所述电子设备的临时存储介质中的配置数据，与所述电子设备的NAND FLASH中的配置数据是否一致；在所述临时存储介质中的配置数据与所述NAND FLASH中的配置数据不一致的情况下，所述主控模块将所述临时存储介质中的配置数据写入所述NAND FLASH。
一种减少 nand flash 擦写次数方法系统

[发明专利]一种NAND闪存芯片的信息记录方法、装置、电子设备及介质-CN202210549716.1有效
发明人：吴礼优;沈金良 -专利权人：深圳市金胜电子科技有限公司
申请日： 2022-05-20 - 公布日： 2023-05-09 - 主分类号： G11C29/56 文献下载
摘要：本申请涉及信息处理的领域，尤其是涉及一种NAND闪存芯片的信息记录方法、装置、电子设备及介质。其方法包括：当检测到测试指令后，获取测试数据信息以及UID信息，测试数据信息为NAND闪存测试板的NAND闪存芯片的RDT测试结果数据，UID信息为NAND闪存芯片的标识ID，然后对测试数据信息进行逻辑分析，生成NAND闪存测试板的测试结果信息，然后将测试结果信息与UID信息进行绑定，生成关联数据信息，然后对关联数据信息进行数据整理，生成并保存测试数据表，本申请具有提高信息的查询效率的效果。
一种 nand 闪存芯片信息记录方法装置电子设备介质

[发明专利]用于对NAND闪存及NOR/NAND组合闪存编程的闪存编程器-CN200710102424.9无效
发明人：格雷格·阿米登;萨米勒·阿西姆·阿登米尔;格雷格·托帕姆 -专利权人：怀斯特尔技术有限公司
申请日： 2007-05-08 - 公布日： 2007-11-14 - 主分类号： G11C29/00 文献下载
摘要：公开了一种用于对NAND闪存及NOR/NAND组合闪存编程的闪存编程器，以及当进行在线测试期间执行闪存器件NAND编程的方法和系统。闪存编程器可从在线测试器接收程序文件，以及从NAND闪存器件接收器件信息，且所述器件信息包括有关无效存储单元的信息。所述闪存编程器转换所述程序文件，以处理所述无效存储单元，并随后利用所述已转换的程序文件对所述NAND闪存器件编程。
用于 nand 闪存 nor 组合编程

[发明专利]一种保护电路及通信模块-CN201810772372.4在审
发明人：陈冬冬 -专利权人：上海移远通信技术股份有限公司
申请日： 2018-07-13 - 公布日： 2019-01-11 - 主分类号： G11C16/22 文献下载
摘要：该保护电路包括：电压监控模块、Nand‑flash存储器和延时保护模块；电压监控模块的电源端与恒压电源连接，电压监控模块的第一控制端与Nand‑flash存储器的写动作保护引脚连接，电压监控模块的第二控制端与Nand‑flash存储器的电源引脚连接；延时保护模块的电源端与恒压电源连接，延时保护模块的输出端与电压监控模块的电源端电连接；其中，在电压监控模块的电源端电压值的控制下通过第一控制端控制写动作保护引脚为使能状态或失能状态，若写动作保护引脚为使能状态，Nand‑flash存储器禁止被写入数据，若写动作保护引脚为失能状态，Nand‑flash存储器被写入数据。本发明中，在Nand‑flash存储器发生异常掉电时控制Nand‑flash存储器禁止被写入数据。
电压监控模块引脚写入数据延时保护电源端控制端电路恒压电源通信模块失能使能通讯技术领域电源端电压电源引脚异常掉电电连接输出端

[发明专利]一种基于wordline分布提升NAND读次数的方法-CN202310729348.3在审
发明人：孙义;王璞;李瑞东 -专利权人：山东华芯半导体有限公司
申请日： 2023-06-20 - 公布日： 2023-08-29 - 主分类号： G06F3/06 文献下载
摘要：本发明本发明涉及存储器领域，具体涉及一种基于wordline分布提升NAND读次数的方法，包括以下步骤，S1）获取block的失败比特数；S2）比较每个wordline的失败比特数，并确定在读次数增多过程中产生一致性偏离的wordline是否使用wordline分组；S5）若是，则对使用了wordline分组中的wordline分布依据特性进行重新分组；若否，则无须操作；S6）对Bad组的wordline进行随机数据写入NAND，对Normal组进行用户数据顺序写入NAND，对未使用wordline分组的wordline进行顺序写入NAND；本发明解决了NAND因PR及BR次数阈值较低而性能下降的问题，本发明消除NAND自身wordline差异性导致的错误，从而提升PR及BR次数，进而提升NAND的性能。
一种基于 wordline 分布提升 nand 次数方法

[发明专利]一种基于NAND FLASH的电子盘及其运行控制方法-CN200810217756.6有效
发明人：王玉章;马先明 -专利权人：研祥智能科技股份有限公司;北京市研祥兴业国际智能科技有限公司
申请日： 2008-12-01 - 公布日： 2010-06-23 - 主分类号： G11C7/10 文献下载
摘要：本发明涉及一种基于NAND FLASH的电子盘及其运行控制方法，该系统包括NAND FLASH芯片和FPGA控制器，其中，FPGA控制器用于实现ISA总线与NAND FLASH芯片之间的数据交换，以及ISA总线对NAND FLASH的读写控制；计算机操作系统固化在NAND FLASH芯片中。本发明的基于NAND FLASH的电子盘及其运行控制方法，在工业控制和军事领域应用中，能有效地防止机械振动、粉尘、温度变化等的影响，而且该电子盘采用简化的ISA接口，体积小，直接焊接到系统电路板，接触可靠，便于嵌入式工控的应用，由于该电子盘采用半导体制成，与普通硬盘相比其寿命大大提高，另外，将本发明的电子盘应用于工业计算机系统时，由于操作系统是固化在NAND FLASH芯片中，当有病毒入侵系统时，不能对操作系统进行任何修改
一种基于 nand flash 电子盘及其运行控制方法

[发明专利]存储器系统-CN200980000108.8无效
发明人：长富靖 -专利权人：株式会社东芝
申请日： 2009-01-20 - 公布日： 2010-03-24 - 主分类号： G06F12/06 文献下载
摘要：根据本发明的一个实施例的存储器系统包括：DRAM 11；NAND存储器12；以及具有NAND控制器控制寄存器150的控制器，该NAND控制器控制寄存器150指定并行操作元件指定信息和相对于NAND接口140的数据地址，所述并行操作元件指定信息指示在数据存取时所使用的NAND存储器12中的并行操作元件120A至120D，该NAND接口140并联连接到各个并行操作元件120A至120D而用于存取基于该指定并行操作元件指定信息和该地址而选择的一个或多个并行操作元件120A至120D的地址；以及CPU 131，其根据存取的数据的类型来设定该NAND控制器控制寄存器150中的并行操作元件指定信息。
存储器系统

[发明专利]一种基于自适应LDPC码的NAND闪存差错控制器-CN201510098969.1在审
发明人：姜小波;谭雪青;李振宁 -专利权人：华南理工大学
申请日： 2015-03-05 - 公布日： 2015-07-29 - 主分类号： G11C16/08 文献下载
摘要：本发明公开了一种基于自适应LDPC码的NAND闪存差错控制器，包括码率为0.9的LDPC码编码器、码率为0.7的LDPC码编码器、码率为0.5的LDPC码编码器、第一选择器、码率为0.9的LDPC码译码器、码率为0.7的LDPC码译码器、码率为0.5的LDPC码译码器、第二选择器、擦写次数记录模块和NAND闪存控制器。所述的擦写次数记录模块的输入端连接NAND闪存控制器，输出端连接第一选择器和第二选择器。所述的第一选择器的输出端与NAND闪存控制器的数据输入接口相连，第二选择器的输入端与NAND闪存控制器的数据输出接口相连。本发明具有有效保证了NAND闪存的可靠性和延长了闪存的寿命等优点。
一种基于自适应 ldpc nand 闪存差错控制器

[发明专利]一种固态盘中纠错算法的优化方法及系统-CN201810542822.0在审
发明人：殷军博 -专利权人：郑州云海信息技术有限公司
申请日： 2018-05-30 - 公布日： 2018-11-06 - 主分类号： G06F11/10 文献下载
摘要：本发明涉及存储技术领域，提供一种固态盘中纠错算法的优化方法及系统，方法包括：控制IO读单元获取IO读单元所对应的NAND块的擦除次数，得到NAND的使用寿命阶段；将获取到的NAND块的擦使用寿命阶段与预先设置的硬解码LLR表进行比对，从硬解码LLR表查找与NAND块的使用寿命阶段相匹配的LLR0和LLR1特征值；将查找到的LLR0和LLR1特征值发送给LDPC硬解码单元；使用LLR0和LLR1特征值，控制LDPC硬解码单元对读取出的NAND原始数据进行解码，并将解码后的数据反馈给IO读单元，从而提升对NAND原始数据的解码能力，降低了读请求延时，从而优化了固态硬盘的纠错算法。
硬解码纠错算法使用寿命读单元解码原始数据固态盘优化读取存储技术领域固态硬盘解码能力数据反馈预先设置读请求比对擦除延时匹配查找

[发明专利]一种NANDFLASH阵列二级地址映射表的实现方法-CN201710080630.8在审
发明人：赵鑫鑫;姜凯;李朋;尹超 -专利权人：济南浪潮高新科技投资发展有限公司
申请日： 2017-02-15 - 公布日： 2017-06-20 - 主分类号： G06F12/1009 文献下载
摘要：本发明特别涉及一种NAND FLASH阵列二级地址映射表的实现方法。该NAND FLASH阵列二级地址映射表的实现方法，根据NAND FLASH阵列规格确定二级地址映射，确定block地址映射表规格和page地址映射表规格；NAND FLASH阵列控制器接收上级命令并解析该NAND FLASH阵列二级地址映射表的实现方法，地址映射分为两层，不同文件不混用block，且支持block地址的动态排队，在NAND FLASH控制器不设计磨损均衡和垃圾回收的情况下，支持随机删除功能
一种 nandflash 阵列二级地址映射实现方法

[发明专利]提高多值NAND闪存存储器数据存储总量的数据擦写方法-CN201910513247.6在审
发明人：陈杰智;李元鹏;曹芮 -专利权人：山东大学
申请日： 2019-06-14 - 公布日： 2019-09-06 - 主分类号： G11C16/14 文献下载
摘要：一种提高多值NAND闪存存储器数据存储总量的数据擦写方法，对于NAND闪存存储器空间的使用情况进行预判断，设定存储空间阈值，在可存储空间低于设定阈值时，按照标准擦写方式执行擦写操作，若可存储空间大于设定阈值时，对超多值NAND闪存存储器进行准单值擦写操作，在不擦除已有数据的情况下对同一存储区域多次连续写入单比特信息。本发明基于NAND闪存存储器，可以有效提高写入速度，提高存储单元利用效率，有效提高了数据存储总量和擦写寿命,理论上能够在相同磨损程度下，在TLC NAND闪存存储器中采用QSLC可提升数据存储总量75％，在QLC NAND闪存存储器中采用QSLC方式可提升数据存储总量87.5％。
数据存储擦写可存储空间写操作阈值时写入同一存储区域单比特信息存储单元存储空间预判断擦除磨损