“高电介质”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4413441个，建议您升级VIP下载更多相关专利

[发明专利]膜电容器-CN201510701262.5在审
发明人：长谷康平;济藤孝博 -专利权人：丰田自动车株式会社
申请日： 2015-10-26 - 公布日： 2016-05-04 - 主分类号： H01G4/06 文献下载
摘要：在金属化膜的每一者中，在电介质膜的表面上形成金属电极。电介质膜包括高电介质层和低电介质层，高电介质层具有相对高的高电介质填料含量，低电介质层具有相对低的高电介质填料含量或者不包含高电介质填料。低电介质层被设置在以下位置的至少一者上：即，位于高电介质层与金属电极之间的位置，以及位于高电介质层的与金属电极相反的一侧的位置。
电容器

[发明专利]包括场效应晶体管（FET）的半导体结构及其方法-CN201310134217.7有效
发明人： H·杰加纳森;P·C·杰米森 -专利权人：国际商业机器公司
申请日： 2013-04-17 - 公布日： 2017-03-01 - 主分类号： H01L21/336 文献下载
摘要：分层的栅极电介质叠层包括包含第一高介电常数（高k）电介质材料的第一高k栅极电介质、包含具有与第一高k电介质材料不同的带隙的电介质材料的带隙干扰电介质以及包含第二高k电介质材料的第二高k栅极电介质。带隙干扰电介质包括电介质材料的至少一个连续原子层。因此分层的栅极电介质叠层包括第一高k栅极电介质和带隙干扰电介质之间的第一原子界面，以及通过带隙干扰电介质的电介质材料的至少一个连续原子层与第一原子界面分隔的第二高k栅极电介质和带隙干扰电介质之间的第二原子界面带隙干扰电介质的插入导致更低的栅极泄露，而不会导致阈值电压特性和有效氧化物厚度的任何显著变化。
包括场效应晶体管 fet 半导体结构及其方法

[发明专利]偶极设计高K栅极电介质及其形成方法-CN202110029535.1在审
发明人：赖德洋;彭峻彦;杨世海;徐志安 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-01-11 - 公布日： 2021-08-13 - 主分类号： H01L29/423 文献下载
摘要：本公开涉及偶极设计高K栅极电介质及其形成方法。一种方法，包括：在第一半导体区域上形成氧化物层，以及在氧化物层之上沉积第一高k电介质层。第一高k电介质层由第一高k电介质材料形成。该方法还包括在第一高k电介质层之上沉积第二高k电介质层，其中，第二高k电介质层由不同于第一高k电介质材料的第二高k电介质材料形成，在从第一高k电介质层和第二高k电介质层中选择的层之上并与该层相接触地沉积偶极膜，执行退火工艺以将偶极膜中的偶极掺杂剂驱入到该层中，去除偶极膜，以及在第二高k电介质层之上形成栅极电极。
设计栅极电介质及其形成方法

[发明专利]电介质纳米砖阵列结构及其用作高反膜和高透膜的应用-CN201710942306.2有效
发明人：郑国兴;戴琦;李子乐;邓联贵;邓娟;刘勇;毛庆洲;何平安;李松 -专利权人：武汉大学
申请日： 2017-10-11 - 公布日： 2019-05-24 - 主分类号： G02B1/00 文献下载
摘要：本发明公开了一种电介质纳米砖阵列结构及其用作高反膜和高透膜的应用，所述电介质纳米砖阵列结构，包括衬底和衬底上的电介质纳米砖阵列；其中，电介质纳米砖阵列由电介质纳米砖周期性排列构成；电介质纳米砖为正四棱柱形，其底面为正方形，且其长宽高均为亚波长尺寸。将该电介质纳米砖阵列结构用作高反膜时，优化电介质纳米砖阵列结构的结构参数，使得工作波长下s波和p波入射时均能产生Mie谐振；将该电介质纳米砖阵列结构用作高透膜时，优化电介质纳米砖阵列结构的结构参数，使得混合层的等效折射率介于混合层周围介质的折射率和衬底折射率之间本发明基于电介质纳米砖阵列结构的高反膜和高透膜在整个通信波段内均具有较高的工作效率。
电介质纳米阵列结构及其用作高反膜高透膜应用

[发明专利]具有高介电常数顶部电介质的电介质存储器存储单元及其方法-CN03820615.3有效
发明人：弗兰克·K·贝克 -专利权人：飞思卡尔半导体公司
申请日： 2003-07-24 - 公布日： 2005-10-19 - 主分类号： H01L29/792 文献下载
摘要：非易失性存储(NVM)单元22将存储电介质(16)用作存储元件，它具有位于栅极(30)与存储电介质(16)之间的顶部电介质(18，24)和位于半导体衬底与存储电介质之间的底部电介质(14)。该顶部电介质包括较厚的高k电介质层(18)和界面层(24)。该界面层(24)非常薄，而它具有比氧化硅高的k。底部电介质层(14)最好是氧化硅，因为其界面特性和隧道特性。因此，单元(22)具有因为良好钝化、高k顶部电介质(18，24)以及氧化硅的底部电介质(14)获得的好处。
具有介电常数顶部电介质存储器存储单元及其方法

[发明专利]一种基于石墨烯的混杂等离子波导-CN201911309163.7在审
发明人：贺雪晴;周夏飞;宁提纲;裴丽;郑晶晶;李晶 -专利权人：北京交通大学
申请日： 2019-12-18 - 公布日： 2021-06-22 - 主分类号： G02B6/10 文献下载
摘要：本发明实施例提供一种基于石墨烯的混杂波导结构，包括：上半波导结构和下半波导结构；所述下半波导结构包括位于下层的低折射率电介质110和平铺在所述下层低折射率电介质的石墨烯120；所述上半波导结构包括位于石墨烯之上的低折射率电介质110和位于所述低折射率电介质110之上的高折射率电介质130；所述低折射率电介质110的宽度和高折射率电介质130的宽度均小于30μm；所述低折射率电介质110和高折射率电介质130的交界面处设置有向下凹陷的凹槽，凹槽内为高折射率电介质130；所述低折射率电介质110为高密度聚乙烯(HDPE)，所述高折射率材料130为砷化镓(GaAs)。
一种基于石墨混杂等离子波导

[发明专利]晶体管栅极及其形成方法-CN202011389575.9在审
发明人：李欣怡;陈智城;洪正隆;徐志安 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-12-01 - 公布日： 2021-09-03 - 主分类号： H01L27/092 文献下载
摘要：一种器件包括：第一纳米结构；第二纳米结构，第二纳米结构位于第一纳米结构之上；第一高k栅极电介质，第一高k栅极电介质围绕第一纳米结构设置；第二高k栅极电介质，第二高k栅极电介质围绕第二纳米结构设置；以及栅极电极，栅极电极位于第一高k栅极电介质和第二高k栅极电介质之上。栅极电极中位于第一纳米结构和第二纳米结构之间的部分包括填充第一高k栅极电介质和第二高k栅极电介质之间的区域的p型功函数金属的第一部分。
晶体管栅极及其形成方法

[发明专利]用于显示器应用的层堆叠-CN201880072510.6有效
发明人：芮祥新;崔寿永;栗田真一;翟羽佳;赵来 -专利权人：应用材料公司
申请日： 2018-09-13 - 公布日： 2023-09-19 - 主分类号： H01L21/768 文献下载
摘要：本公开内容的实施方式一般地涉及包含高介电常数电介质层的层堆叠，所述层堆叠形成于第一电介质层与金属电极上方。高介电常数电介质层具有20或更高的介电常数值且可形成为电子装置中的电容器、栅极绝缘层或任意合适的绝缘层的一部分，电子装置例如显示器装置。层堆叠包含设置于第一电介质层与金属层上的第二电介质层，和设置于第二电介质层上的高介电常数电介质层。第二电介质层提供均质表面，高介电常数电介质层形成于均质表面上。均质表面使高介电常数电介质材料得以均匀地沉积于其上，这样产生均匀的厚度分布。
用于显示器应用堆叠

[发明专利]半导体器件-CN202210472083.9在审
发明人：小清水亮;中柴康隆 -专利权人：瑞萨电子株式会社
申请日： 2022-04-29 - 公布日： 2022-11-22 - 主分类号： H01L29/423 文献下载
摘要：一种半导体器件包括半导体衬底、形成在半导体衬底上的栅极电介质膜、形成在栅极电介质膜上的栅极电极、与栅极电极一体形成的场板部、与场板部接触的阶梯电介质膜、以及高电介质常数膜，该高电介质常数膜与阶梯电介质膜接触并且具有高于硅的电介质常数
半导体器件

[发明专利]高介电电介质层及包含该电介质层的复合电容材料-CN202211334895.3在审
发明人：罗遂斌;马佩琳;于淑会;于均益;孙蓉 -专利权人：深圳先进技术研究院
申请日： 2022-10-28 - 公布日： 2023-01-17 - 主分类号： B32B33/00 文献下载
摘要：本发明提供一种高介电电介质层及包含该电介质层的复合电容材料，具体公开了一种电介质层浆料，所述电介质层浆料通过以下方法制得：S1)制备第一环氧树脂的混合液，并与高介电填料粒子混合，去除第一环氧树脂的混合液中的溶剂，获得包覆填料粒子；S2)将包覆填料粒子与第二环氧树脂的混合液混合均匀得到电介质层浆料。还公开由上述电介质层浆料制备获得的电介质层、电介质层复合材料以及复合电容材料。本发明中所提供的复合材料具有高介电性能，耐电压强度高。通过该工艺可以保证电介质层的膜厚更薄且更均一，本发明实现了电介质层厚度低于3μm的高介电复合材料的制备，并且具有优异的耐电压性能。
高介电电介质包含复合电容材料

[发明专利]高k金属栅极叠层-CN201180023957.2有效
发明人：郭德超;P·欧尔迪吉斯;T-C·陈;王岩峰 -专利权人：国际商业机器公司
申请日： 2011-05-18 - 公布日： 2013-01-23 - 主分类号： H01L21/28 文献下载
摘要：一种用于场效应晶体管（FET）器件的栅极叠层结构，包括：富氮的第一电介质层，其形成在半导体衬底表面之上；贫氮且富氧的第二电介质层，其形成在所述富氮的第一电介质层上，所述第一电介质层和所述第二电介质层共同形成双层界面层；高k电介质层，其形成在所述双层界面层之上；金属栅极导体层，其形成在所述高k电介质层之上；以及功函数调整掺杂剂物质，其扩散在所述高k电介质层和所述贫氮且富氧的第二电介质层内，且其中所述富氮的第一电介质层用来使所述功函数调整掺杂剂物质与所述半导体衬底表面分隔
金属栅极

[发明专利]一种高耐压陶瓷电介质材料及其制备方法-CN201610040913.5有效
发明人：顾燕;刘志甫;李永祥 -专利权人：中国科学院上海硅酸盐研究所
申请日： 2016-01-21 - 公布日： 2018-05-25 - 主分类号： C04B35/468 文献下载
摘要：本发明涉及一种高耐压陶瓷电介质材料及其制备方法，所述高耐压陶瓷电介质材料为钙钛矿结构，其击穿场强大于20 kV/mm。所述高耐压陶瓷电介质材料中分布的晶粒的尺寸为100‑500nm。本发明的提供的高耐压陶瓷电介质材料，与相同组成的微米级高耐压陶瓷电介质材料相比，具有更高的直流击穿场强，并且温度稳定性变得更好。
陶瓷电介质材料高耐压制备场强钙钛矿结构温度稳定性晶粒击穿场强直流击穿微米级

[发明专利]高电介质膜的形成方法和半导体装置的制造方法-CN200780040077.X无效
发明人：内田博章;高桥毅 -专利权人：东京毅力科创株式会社
申请日： 2007-10-22 - 公布日： 2009-09-09 - 主分类号： H01L21/316 文献下载
摘要：本发明提供高电介质膜的形成方法和半导体装置的制造方法。该高电介质膜的形成方法包括：在基板上使用有机金属原料以350℃以下的温度通过ALD或CVD形成高电介质膜的工序；和在低压的含氧气氛中向高电介质膜照射紫外线，使膜中的氢脱离的工序。另外，半导体装置的制造方法包括：在半导体基板上使用有机金属原料以350℃以下的温度通过ALD或CVD形成高电介质膜作为栅极绝缘膜的工序；在低压的含氧气氛中向高电介质膜照射紫外线，使膜中的氢脱离的工序；和在高电介质膜之上形成栅极电极的工序
电介质形成方法半导体装置制造

[发明专利]电介质膜的形成方法-CN03825630.4有效
发明人：肖石琴;大场隆之 -专利权人：富士通株式会社
申请日： 2003-01-17 - 公布日： 2005-12-28 - 主分类号： H01L21/316 文献下载
摘要：一种把电介质膜形成在基板表面上的电介质膜形成方法，包含在所述基板表面上分多次形成高K电介质膜的工序，在所述分多次进行的高K电介质膜形成工序的各个工序中，在以氮气为主的气氛中对所形成的高K电介质膜进行改质的处理工序
电介质形成方法

[发明专利]制造具有高介电常数栅极电介质的半导体器件的方法-CN200380100581.6无效
发明人：贾斯廷·布拉斯克;马克·多齐;约翰·巴纳科;罗伯特·周 -专利权人：英特尔公司
申请日： 2003-12-18 - 公布日： 2005-11-02 - 主分类号： H01L29/51 文献下载
摘要：该方法包括在衬底(100)上形成高k栅极电介质层(110)，然后在高k栅极电介质层上形成覆盖层(115)。在氧化覆盖层以在高k栅极电介质层上形成覆盖电介质氧化物(125)之后，在覆盖电介质氧化物上形成栅电极(120)。
制造具有介电常数栅极电介质半导体器件方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条