“牺牲膜”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果912236个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构的形成方法-CN201410425453.9有效
发明人：洪中山 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-08-26 - 公布日： 2018-06-29 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构的形成方法，包括：提供衬底；刻蚀所述衬底，在所述衬底内形成开口、以及位于所述开口底部表面的若干纳米线，所述纳米线垂直于所述衬底表面；在所述开口内形成牺牲层；在所述牺牲层表面和纳米线顶部形成第二掩膜层，所述第二掩膜层覆盖于所述若干纳米线上，且所述第二掩膜层暴露出部分牺牲层表面；在形成第二掩膜层之后，去除所述牺牲层；在去除所述牺牲层之后，对所述纳米线进行退火。
纳米线牺牲层掩膜层半导体结构衬底开口去除退火形貌衬底表面底部表面刻蚀垂直暴露覆盖

[发明专利]显示装置及显示装置的制造方法-CN202280008885.2在审
发明人：山崎舜平;冈崎健一 -专利权人：株式会社半导体能源研究所
申请日： 2022-01-06 - 公布日： 2023-09-12 - 主分类号： G09F9/00 文献下载
摘要：在第一像素电极上形成第一EL膜，以覆盖第一EL膜及第一电极的方式形成第一牺牲膜，通过蚀刻第一牺牲膜及第一EL膜在第一像素电极上形成第一EL层。然后，通过去除第一牺牲膜使第一电极露出。第一EL膜通过干蚀刻被蚀刻，第一牺牲膜通过湿蚀刻被去除。
显示装置制造方法

[发明专利]自对准双重图形的形成方法-CN201210312950.9在审
发明人：沈满华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-08-29 - 公布日： 2014-03-12 - 主分类号： H01L21/033 文献下载
摘要：种自对准双重图形的形成方法，包括：提供待刻蚀材料层；在待刻蚀材料层表面形成可溶于显影液的底部抗反射层和光刻胶层；对底部抗反射层和光刻胶层同步进行曝光显影，形成图形化的牺牲底部抗反射层和牺牲光刻胶层；在所述待刻蚀材料层表面，牺牲底部抗反射层和牺牲光刻胶层的侧壁表面，牺牲光刻胶层表面形成第一掩膜材料层；对所述第一掩膜材料层进行回刻蚀，形成第一掩膜图形；去除所述牺牲底部抗反射层和牺牲光刻胶层。由于所述经曝光的底部抗反射层和光刻胶层同步溶于显影液，不需要利用牺牲光刻胶层为掩膜对所述底部抗反射层进行刻蚀，节省了一步刻蚀工艺，且所述第一掩膜图形的侧壁形貌较佳，使得最终形成的刻蚀图形的侧壁形貌较佳。
对准双重图形形成方法

[发明专利]级联微型麦克风及其制造方法-CN202010588675.8在审
发明人：孙福河;金文超;李佳;张小丽;闻永祥 -专利权人：杭州士兰集昕微电子有限公司
申请日： 2020-06-24 - 公布日： 2020-10-13 - 主分类号： H04R19/00 文献下载
摘要：每个微型麦克风包括：衬底，衬底包括第一空腔；第一牺牲层，位于衬底上，第一牺牲层包括第二空腔；振膜层，振膜层的至少一部分由第一牺牲层支撑，位于第二空腔上方的振膜层形成振动隔膜；第二牺牲层，位于振膜层上，第二牺牲层包括第三空腔；背极板层，位于第二牺牲层上，背极板层的至少一部分由第二牺牲层支撑，位于第三空腔上方的背极板层形成背极板，背极板包括至少一个声孔；第一钝化层，位于振膜层和背极板层之间，第一钝化层环绕第二牺牲层的内侧壁。
级联微型麦克风及其制造方法

[发明专利]一种检验基板的处理方法及处理装置-CN201710262131.0有效
发明人：张文波;郭如旺;储明明;张锐;郑文灏 -专利权人：京东方科技集团股份有限公司;合肥京东方光电科技有限公司
申请日： 2017-04-20 - 公布日： 2019-07-02 - 主分类号： C23C16/513 文献下载
摘要：处理方法包括：在检验基板上设置牺牲膜层；利用等离子体增强化学气相沉积法在所述牺牲膜层上形成检验膜层；在对所述检验膜层的形成状况进行检验后，从所述检验基板上去除所述牺牲膜层，从而使得所述检验膜层与所述检验基板分离本发明的方案先在检验基板上沉积出易于与检验基板分离的牺牲膜层，之后再使用离子体增强化学气相沉积法制作出用于检验化学气象沉积工艺的检验膜层，在验证完成后，只需要将牺牲膜层与检验基板分离，即可重新回收干净的检验基板
检验基板牺牲膜检验膜层处理装置等离子体增强化学气相沉积法化学气相沉积化学气象沉积回收离子体再使用沉积验证节约制作

[发明专利]一种半导体器件的形成方法-CN201710484641.2有效
发明人：张海洋;陈卓凡 -专利权人：中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2017-06-23 - 公布日： 2021-02-12 - 主分类号： H01L21/033 文献下载
摘要：一种半导体器件的形成方法，包括：提供衬底，在衬底上依次形成第一掩膜材料层、牺牲层和分立光阻层；以分立光阻层为掩膜刻蚀牺牲层，形成分立牺牲层；形成覆盖分立牺牲层侧壁表面的第一侧墙；除去分立牺牲层后，形成覆盖第一侧墙侧壁表面的第二侧墙；刻蚀除去第一侧墙，以第二侧墙为掩膜刻蚀第一掩膜材料层，形成第一掩膜层；形成覆盖第一掩膜层表面的第二掩膜材料层；除去部分第二掩膜材料层直至暴露出第一掩膜层，刻蚀除去第一掩膜层，形成第二掩膜层。根据本发明，半导体器件掩膜层的力学性能有所提高，提高了图案在转移过程中的准确性。
一种半导体器件形成方法

[发明专利]一种多重图形化掩膜层的形成方法-CN201510608770.9在审
发明人：鲍宇;李润领;方精训 -专利权人：上海华力微电子有限公司
申请日： 2015-09-22 - 公布日： 2016-02-03 - 主分类号： H01L21/033 文献下载
摘要：本发明涉及半导体制造领域，尤其涉及一种多重图形化掩膜层的形成方法。本申请的一种多重图形化掩膜层的形成方法，通过在第一牺牲层侧壁形成第一侧墙后，然后沉积第二牺牲层，接着去除第一牺牲层，以第二牺牲层为掩膜沉积形成第二侧墙，最后去除第二牺牲层，在半导体器件上形成多重图形化掩膜层方法操作简单，且形成的多重图形化掩膜层两侧侧壁的形貌差异减小了，有利于提高最终形成的半导体器件的性能。
一种多重图形化掩膜层形成方法

[发明专利]沉积阴影掩膜保护的多层阴影掩膜结构及其制造和使用方法-CN200580040111.4有效
发明人：杰弗里·W·康拉德 -专利权人：阿德文泰克全球有限公司
申请日： 2005-11-22 - 公布日： 2007-10-31 - 主分类号： H01L21/00 文献下载
摘要：本发明提供了一种多层阴影掩膜及其使用方法。所述多层阴影掩膜包括与沉积掩膜结合的牺牲掩膜。所述牺牲掩膜对沉积掩膜上蒸发物的累积提供保护以防止沉积掩膜变形。
沉积阴影保护多层膜结构及其制造使用方法

[发明专利]用于形成细间距特征的光刻图案-CN201710595439.7有效
发明人：尚尼尔·K·辛;S·S·梅塔;许杰安·希恩;瑞义·P·斯瑞泛斯特法 -专利权人：格罗方德半导体公司
申请日： 2017-07-20 - 公布日： 2020-12-29 - 主分类号： H01L21/768 文献下载
摘要：一硬掩膜层形成于一介电层上。一牺牲层形成于该硬掩膜层上。第一开口与第二开口形成于该牺牲层中，并延伸通过该牺牲层至该硬掩膜层。一抗蚀层形成于该牺牲层上。一开口形成于横向位于该第一牺牲层的该第一开口以及该第一牺牲层的该第二开口之间的该抗蚀层中。该抗蚀层由对该硬掩膜层具有可移除选择性的一金属氧化物抗蚀材料所组成。
用于形成间距特征光刻图案

[实用新型]一种可自动控制成形终点的碲镉汞刻蚀掩膜-CN201621281669.3有效
发明人：叶振华;陈奕宇;孙常鸿;刘棱枫;邢雯;马伟平;林春;胡晓宁;丁瑞军;何力 -专利权人：中国科学院上海技术物理研究所
申请日： 2016-11-25 - 公布日： 2017-06-27 - 主分类号： H01L21/027 文献下载
摘要：本专利公开了一种可自动控制成形终点的碲镉汞刻蚀掩膜。掩膜的生长方法采用磁控溅射生长硫化锌牺牲层以及二氧化硅掩膜层，掩膜的成形采用电感耦合等离子体技术。通过加入牺牲层，掩膜刻蚀会自动于牺牲层停止，从而可以方便地控制掩膜刻蚀的终点。掩膜的去除方法采用浓盐酸浸泡，通过去除牺牲层，可以将掩膜整体完全去除。该掩膜使得干法刻蚀技术可以被用于二氧化硅掩膜的成形，能够解决现有的湿法腐蚀掩膜工艺面临的尺寸均匀性差，侧壁倾斜，工艺窗口小等缺点。
一种自动控制成形终点碲镉汞刻蚀

[发明专利]半导体结构及其形成方法-CN201811605461.6在审
发明人：王楠 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-12-26 - 公布日： 2020-07-03 - 主分类号： H01L21/308 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供衬底；在衬底上形成多个分立的第一掩膜图形；在第一掩膜图形侧壁上形成牺牲侧墙；在牺牲侧墙的侧壁上形成第二掩膜图形；第一掩膜图形、牺牲侧墙以及第二掩膜图形的宽度相等，第一掩膜图形以及位于同一第一掩膜图形侧壁上的牺牲侧墙和第二掩膜图形构成图形单元，位于相邻图形单元中的第二掩膜图形的间距为第一掩膜图形宽度的整数倍；去除牺牲侧墙；以第一掩膜图形和第二掩膜图形为掩膜刻蚀衬底以第一掩膜图形和第二掩膜图形为掩膜刻蚀衬底，可以通过更改衬底上相对应的相邻图形单元间的间距来调整后续形成的鳍部间的间距，进而进一步改善半导体结构的性能性。
半导体结构及其形成方法

[发明专利]掩模的制造方法-CN201811177917.3在审
发明人：林云跃;李信昌 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-10-10 - 公布日： 2019-05-21 - 主分类号： G03F1/22 文献下载
摘要：此方法包含形成反射多膜层于遮罩基板的前侧表面之上。此方法还包含形成盖层于此反射多膜层之上。此方法还包含形成牺牲多膜层于此盖层之上。此方法还包含形成开口于此牺牲多膜层之中以暴露出此盖层。此方法还包含形成第一吸收层于此牺牲多膜层之上，并覆盖此开口中的盖层。此方法还包含移除此牺牲多膜层中的开口外的第一吸收层，以形成第一吸收图案于此盖层的一部分上。
多膜层盖层吸收层掩模反射开口前侧表面遮罩基板移除制造图案暴露覆盖吸收

[发明专利]一种MEMS换能器-CN202210390737.3在审
发明人：王东平 -专利权人：苏州感芯微系统技术有限公司
申请日： 2022-04-14 - 公布日： 2022-06-14 - 主分类号： H04R19/00 文献下载
摘要：本发明公开了一种MEMS换能器，包括由下向上依次层叠的基体、绝缘层、第二膜层、牺牲层、第一膜层；所述基体、绝缘层、牺牲层中部分别设置通孔；所述第一膜层和第二膜层的其中一层为压应力膜，另一层为张应力膜，压应力膜压力释放后向外弯曲，与张应力膜之间形成空腔结构，压应力膜中心位置设置泄气孔，张应力膜中部设置释放孔。本发明通过将其中较软的膜层采用压应力的薄膜代替原来的张应力薄膜，释放掉两层薄膜之间的牺牲层后，在压应力的作用下，较软的薄膜自然凸起，较软的薄膜与较硬的薄膜自然形成较大的距离。采用本发明的设计使用较薄的牺牲层就可以在两层薄膜之间形成较大的间距，可以避免厚牺牲层导致的翘曲和高成本问题。
一种 mems 换能器

[发明专利]图形化膜层的方法、形成栅极、MOS晶体管的方法-CN201110139487.8有效
发明人：何其旸;张翼英 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2011-05-26 - 公布日： 2012-11-28 - 主分类号： H01L21/28 文献下载
摘要：一种图形化膜层的方法、形成栅极、MOS晶体管的方法，所述图形化膜层的方法包括：提供基底；在所述基底上形成图形化的牺牲层；在所述基底上形成需要图形化的膜层，所述膜层的上表面与所述图形化的牺牲层的上表面相平；在所述膜层上形成图形层，所述图形层和图形化的牺牲层共同定义出膜层图形化的图形；以所述图形层为掩膜刻蚀所述膜层，形成图形化的膜层；去除所述图形层、图形化的牺牲层。本技术方案以图形层为掩膜刻蚀膜层时即完成了对膜层的图形化，节省了刻蚀膜层的步骤。
图形化膜层方法形成栅极 mos 晶体管

[发明专利]硬掩膜的制作方法、图形的制作方法及半导体结构-CN202111085413.0在审
发明人：郑孟晟 -专利权人：长鑫存储技术有限公司
申请日： 2021-09-16 - 公布日： 2023-03-17 - 主分类号： H01L21/033 文献下载
摘要：本申请提供了一种硬掩膜的制作方法、图形的制作方法、及半导体结构。所述硬掩膜的制作方法，包括：提供基底，所述基底上形成有图形化的牺牲层；形成第一保护层，所述第一保护层至少覆盖所述牺牲层侧壁；形成第一掩膜层，所述第一掩膜层覆盖所述第一保护层侧壁；去除所述牺牲层；去除所述第一掩膜层侧壁处的所述第一保护层上述技术方案，保留了完整的牺牲层，因此在去除所述牺牲层后，通过去除所述第一掩膜层侧壁处的所述第一保护层形成的硬掩膜位置准确无偏移，在往下转移图形时，避免因硬掩膜的位置偏差导致的后续关键尺寸大小不均，提高了半导体器件的良率
硬掩膜制作方法图形半导体结构

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top