专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果4011187个,建议您升级VIP下载更多相关专利
  • [发明专利]功率放大单元和功率放大器-CN201911138890.1有效
  • 洪思航;林志东;王鹏;魏鸿基;林义书 - 厦门市三安集成电路有限公司
  • 2019-11-20 - 2022-09-27 - H03F3/20
  • 本申请实施例提供一种功率放大单元和功率放大器,包括衬底、设置在衬底上呈阵列排布的多个双极型晶体和设置在各双极型晶体上的导电层。其中,每相邻两个双极型晶体的发射极电极之间的导电层在纵向方向上形成孔壁由该导电层构成的过孔。各双极型晶体的基极电极连接至单元输入端、集电极电极通过导电层连接至单元输出端。而其中,各双极型晶体的发射极电极,在纵向方向上通过与该双极型晶体相邻的导电层所形成的过孔后接地、在横向方向上经由导电层后接地。如此,各个双极型晶体的发射极电极采用双路径到地结构,可提高电流通过能力,降低由于电流聚集造成的温度升高的问题,实现有效散热。
  • 功率放大单元功率放大器
  • [发明专利]像素电路-CN201810598072.9有效
  • 陈奕冏;郑贸薰 - 友达光电股份有限公司
  • 2018-06-11 - 2020-08-04 - G09G3/3233
  • 一种像素电路,包括发光元件、第一晶体、第二晶体、第三晶体、第四晶体、第五晶体、第六晶体、第七晶体、第八晶体及储存电容。第三晶体耦接第二晶体。第四晶体耦接第二晶体。储存电容耦接于第一晶体与第四晶体之间。第五晶体耦接第四晶体。第六晶体耦接第四晶体。第七晶体耦接第四晶体及发光元件。第八晶体耦接第一晶体
  • 像素电路
  • [发明专利]晶体振荡器-CN201910374396.9在审
  • 陈科含;王敏嘉 - 联华电子股份有限公司
  • 2019-05-07 - 2020-11-10 - H03B5/36
  • 本发明提供一种晶体振荡器,包括第一晶体、第二晶体、第三晶体、第四晶体、第五晶体、第六晶体、第七晶体、第八晶体、第九晶体、第一电容、第二电容、第三电容及隔离电阻。第一晶体、第二晶体、第三晶体、第四晶体及第八晶体是P型晶体。第五晶体、第六晶体、第七晶体及第九晶体是N型晶体
  • 晶体振荡器
  • [发明专利]一种半导体器件的制造方法-CN202210383932.3在审
  • 李永亮;张佳熠;贾晓峰;赵飞;殷华湘;罗军;王文武 - 中国科学院微电子研究所
  • 2022-04-12 - 2022-08-30 - H01L21/8238
  • 本发明公开了一种半导体器件的制造方法,涉及半导体技术领域,用于同时提升器件结构均为环栅晶体的NMOS晶体和PMOS晶体的载流子迁移率。所述制造方法包括:在衬底具有的第一阱区上形成第一环栅晶体、以及在衬底具有的第二阱区上形成第二环栅晶体。第一环栅晶体具有的第一沟道区的晶向垂直于第二环栅晶体具有的第二沟道区的晶向。其中,在第一阱区上形成第一环栅晶体包括:在第一阱区上形成第一堆叠结构。第一堆叠结构包括预形成层、以及交替形成在预形成层上的第一材料层和第二材料层。第一堆叠结构中位于最顶层的为第二材料层。对每层第一材料层进行横向减薄处理,以使得每层第一材料层剩余部分的宽度等于第一沟道区的宽度。
  • 一种半导体器件制造方法
  • [发明专利]用于集成电路中的静电放电保护的电路和方法-CN02151897.1有效
  • 权奎亨;权银景 - 三星电子株式会社
  • 2002-09-27 - 2003-06-25 - H01L23/60
  • 该集成电路器件的输出电路包括具有在衬底中的各自相互隔开的源极区和漏极区对的一第一和一第二MOS晶体,其被排列为使得该第一和第二MOS晶体的各自的第一和第二沟道相互横向设置。其还包括在衬底中位于该第一与第二MOS晶体之间的一隔离区。一第一导体连接该第一MOS晶体的源极区至一电源结点,一第二导体连接该第一MOS晶体的漏极区至该第二MOS晶体的源极区。一第三导体连接该第二MOS晶体的漏极区至集成电路的外部信号焊垫。该隔离区可包括分别包围第一和第二MOS晶体中的一个的第一和第二绝缘区,及包围并隔开该绝缘区的一保护环。
  • 用于集成电路中的静电放电保护电路方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top