“字线接触”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1747562个，建议您升级VIP下载更多相关专利

[发明专利]三维存储器元件-CN201510929883.9有效
发明人：胡志玮;叶腾豪 -专利权人：旺宏电子股份有限公司
申请日： 2015-12-15 - 公布日： 2019-07-05 - 主分类号： H01L27/11578 文献下载
摘要：第一字线接触结构与第一脊状叠层的导电条带接触。第二字线接触结构与第二脊状叠层的导电条带接触；第三字线接触结构与第三和第四脊状叠层的导电条带接触。
三维存储器元件

[发明专利]存储器结构及其形成方法-CN202210428897.2在审
发明人：李冰寒 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2022-04-22 - 公布日： 2022-08-19 - 主分类号： H01L27/11524 文献下载
摘要：：衬底，所述衬底包括第一区和第二区；位于所述第二区上的浮栅结构、以及位于所述浮栅结构上的擦除栅结构；位于所述衬底内的第一掺杂区；位于第一掺杂区内的源区；位于第一区上的源极多晶硅层，源极多晶硅层与源区相接触；位于所述第一区上的源极多晶硅层；位于所述第二区内的字线栅沟道区；位于所述第二区上的字线栅结构。另外，所述字线栅结构的字线栅氧化层的厚度可大幅减小，提高了字线栅层对下方沟道的控制，可有效降低读操作时的字线电压，并降低读串扰的风险以及减小器件尺寸。
存储器结构及其形成方法

[发明专利]一种改善NORD flash单元边界字线多晶硅残留的方法-CN201911363060.9有效
发明人：张剑;熊伟;徐晓俊;陈华伦 -专利权人：华虹半导体（无锡）有限公司
申请日： 2019-12-26 - 公布日： 2022-07-19 - 主分类号： H01L21/306 文献下载
摘要：本发明提供一种改善NORD flash单元边界字线多晶硅残留的方法，在单元外围的STI区，上沉积字线多晶硅；在字线多晶硅上依次形成氧化层、氮化硅层；单位外围刻蚀，部分氮化硅层、氧化层及字线多晶硅被刻蚀至暴露出；单元双栅极的刻蚀，单元外围的氮化硅层上的厚栅氧层及暴露出的STI区上的厚栅氧层被去除；薄栅氧层生长；栅极多晶硅和硬掩膜层沉积；硬掩膜层、栅极多晶硅及薄栅氧层、氮化硅的刻蚀；栅极刻蚀，使氧化层被去除；接触控制门的刻蚀，使单元外围的STI区上的所有字线多晶硅被去除，本发明通过改进单元双栅极的刻蚀步骤以及在厚氧栅沉积后进行双栅极的光刻、刻蚀来解决字线多晶硅残留的问题。
一种改善 nord flash 单元边界多晶残留方法

[发明专利]磁存储装置与磁基片-CN200410064300.2无效
发明人：国清辰也;永久克已;前田茂伸 -专利权人：三菱电机株式会社
申请日： 2001-11-30 - 公布日： 2005-02-09 - 主分类号： G11C11/16 文献下载
摘要：本发明提供了一种磁存储装置，配备具有多个存储器单元阵列、跨过所述多个存储器单元阵列的多个主字线、对应于所述多个存储器单元阵列的每一个配置的多个存储器单元阵列选择线的至少一个存储器单元阵列组，该存储器单元阵列由多个存储器单元构成，该存储器单元包括非接触地交叉、构成矩阵的多个位线和多个字线以及分别配置在所述多个位线和所述多个字线的交叉部上的至少一个磁隧道结，所述多个字线分别连接于分别设置在所述多个主字线和所述多个存储器单元阵列选择线的交叉部上的第一组合逻辑门的输出，所述第一组合逻辑门的输入连接于处于交叉状态的所述多个主字线之一与所述多个存储器单元阵列选择线之一。
存储装置磁基片

[发明专利]存储器器件及其制造方法和系统-CN202210594381.5在审
发明人：霍宗亮;周文斌;张磊;阳涵;黄攀 -专利权人：长江存储科技有限责任公司
申请日： 2022-05-27 - 公布日： 2022-09-02 - 主分类号： G11C16/04 文献下载
摘要：该制造方法包括以下步骤：形成堆叠层，所述堆叠层包括交替堆叠的多个牺牲层和多个电介质层，且具有核心区和字线连接区；在所述堆叠层的所述字线连接区中形成深度不同的多个接触孔，所述多个接触孔分别到达各自深度的牺牲层；在所述多个接触孔的侧壁和底部形成绝缘层；在所述多个接触孔的绝缘层内侧填充牺牲材料形成牺牲结构；将所述堆叠层中的所述多个牺牲层置换为栅极层；去除所述多个接触孔中的牺牲结构及所述接触孔底部的绝缘层，以露出所述栅极层；以及在所述多个接触孔中形成接触结构。
存储器器件及其制造方法系统

[发明专利]集成电路装置-CN202111196041.9在审
发明人：马振源;郑天炯;具滋玟;金奎完;文大荣;柳原锡 -专利权人：三星电子株式会社
申请日： 2021-10-14 - 公布日： 2022-06-03 - 主分类号： H01L21/768 文献下载
摘要：所述集成电路装置包括：字线，在第一方向上横跨基底延伸并且在与第一方向不同的第二方向上分隔开；位线，在字线上沿第二方向延伸并且在第一方向上分隔开；第一接触插塞，布置在位线之间，接触基底的第一有源区，具有第一宽度，并且具有第一掺杂剂浓度；以及第二接触插塞，布置在位线之间，接触基底的第二有源区，具有第二宽度，并且具有比第一掺杂剂浓度小的第二掺杂剂浓度。
集成电路装置

[发明专利]一种采用埋入式位线的晶体管结构及其制造方法-CN201810662858.2在审
发明人：赵亮 -专利权人：长鑫存储技术有限公司
申请日： 2018-06-25 - 公布日： 2018-11-23 - 主分类号： H01L27/108 文献下载
摘要：本发明提供一种采用埋入式位线的晶体管结构及其制造方法，该晶体管结构包括衬底、隔离结构、漏极沉入凹槽、第一字线沟槽、第二字线沟槽、埋入式字线、位线沟槽及埋入式位线。本发明的制造方法通过形成漏极沉入凹槽改变晶体管的结构，使得晶体管具有埋入式的位线，晶体管中形成的漏极沉入凹槽增加了源极及漏极的节点接触的面积，并有利于字线的蚀刻，减少沟道漏电。
晶体管结构埋入式位线漏极晶体管沉入字线沟槽蚀刻制造埋入式字线隔离结构节点接触位线沟槽漏电埋入式电学衬底沟道位线源极源区字线应用电路

[发明专利]半导体存储器件与其制作方法-CN202210366983.5在审
发明人：张钦福 -专利权人：福建省晋华集成电路有限公司
申请日： 2020-04-30 - 公布日： 2022-06-24 - 主分类号： H01L27/108 文献下载
摘要：该半导体存储器件包括：一半导体基板；字线结构，位在所述半导体基板中并往第一方向延伸；位线结构，位在所述字线结构之上并往第二方向延伸跨过所述字线结构；间隔物结构，位在所述字线结构正上方并介于所述位线结构之间，其中所述间隔物结构具有一上半部位与一下半部位，所述上半部位的宽度大于所述下半部位，且所述间隔物结构的内部具有空隙；以及接触结构，位于所述位线结构与所述间隔物结构所界定出的空间中并与所述半导体基板连接。
半导体存储器件与其制作方法

[发明专利]分栅式存储器及其制造方法-CN202210238323.9在审
发明人：于涛易 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2022-03-11 - 公布日： 2022-06-24 - 主分类号： H01L27/11521 文献下载
摘要：本发明提供了一种分栅式存储器及其制造方法，其中，所述分栅式存储器的制造方法包括：提供衬底，所述衬底上形成有字线，所述字线两侧的衬底上形成有垂直堆叠的浮栅、控制栅和第一侧墙；去除部分所述第一侧墙以暴露所述控制栅的异于所述字线一侧的部分表面；在所述浮栅和所述控制栅的异于所述字线一侧的侧壁上形成第二侧墙；以及，在暴露的部分所述控制栅上形成金属硅化物层。本发明通过在控制栅上形成金属硅化物层以减小控制栅电阻，从而减少接触孔数量，进而减小半导体器件的面积。
分栅式存储器及其制造方法

[发明专利]半导体存储器件与其制作方法-CN202010368174.9有效
发明人：张钦福 -专利权人：福建省晋华集成电路有限公司
申请日： 2020-04-30 - 公布日： 2022-04-22 - 主分类号： H01L27/108 文献下载
摘要：该半导体存储器件包括：一半导体基板；字线结构，位在所述半导体基板中并往第一方向延伸；位线结构，位在所述字线结构之上并往第二方向延伸跨过所述字线结构；间隔物结构，位在所述字线结构正上方并介于所述位线结构之间，其中所述间隔物结构具有一上半部位与一下半部位，所述上半部位的宽度大于所述下半部位，且所述间隔物结构的内部具有空隙；以及接触结构，位于所述位线结构与所述间隔物结构所界定出的空间中并与所述半导体基板连接。
半导体存储器件与其制作方法

[实用新型]一种采用埋入式位线的晶体管结构-CN201820982131.8有效
发明人：赵亮 -专利权人：长鑫存储技术有限公司
申请日： 2018-06-25 - 公布日： 2019-01-04 - 主分类号： H01L27/108 文献下载
摘要：本实用新型提供一种采用埋入式位线的晶体管结构，该晶体管结构包括衬底、隔离结构、漏极沉入凹槽、第一字线沟槽、第二字线沟槽、埋入式字线、位线沟槽及埋入式位线。本实用新型通过漏极沉入凹槽改变晶体管的结构，使得晶体管具有埋入式的位线，晶体管中形成的漏极沉入凹槽增加了源极及漏极的节点接触的面积，并有利于字线的蚀刻，减少沟道漏电。
晶体管结构埋入式位线漏极本实用新型晶体管沉入字线沟槽蚀刻埋入式字线隔离结构节点接触位线沟槽漏电埋入式电学衬底沟道位线源极源区字线应用电路

[实用新型]半导体存储器件-CN202020708455.X有效
发明人：张钦福 -专利权人：福建省晋华集成电路有限公司
申请日： 2020-04-30 - 公布日： 2020-10-27 - 主分类号： H01L27/108 文献下载
摘要：该半导体存储器件包括：一半导体基板；字线结构，位在所述半导体基板中并往第一方向延伸；位线结构，位在所述字线结构之上并往第二方向延伸跨过所述字线结构；间隔物结构，位在所述字线结构正上方并介于所述位线结构之间，其中所述间隔物结构具有一上半部位与一下半部位，所述上半部位的宽度大于所述下半部位，且所述间隔物结构的内部具有空隙；以及接触结构，位于所述位线结构与所述间隔物结构所界定出的空间中并与所述半导体基板连接。
半导体存储器件

[发明专利]半导体结构及其制造方法-CN202110429921.X在审
发明人：肖德元 -专利权人：长鑫存储技术有限公司
申请日： 2021-04-21 - 公布日： 2022-10-21 - 主分类号： H01L27/108 文献下载
摘要：本发明实施例提供一种半导体结构及其制造方法，半导体结构包括：基底；位线，位于基底上；半导体通道，位于位线表面，在沿基底指向位线的方向上，半导体通道包括依次排列的第一掺杂区、沟道区以及第二掺杂区，第一掺杂区与位线相接触，且位线与半导体通道具有相同的半导体元素，且位线的电阻率小于第一掺杂区的电阻率；字线，环绕沟道区设置；介质层，位于位线与字线之间，且还位于字线远离基底的一侧；电容结构，位于第二掺杂区远离沟道区的一侧，且电容结构与第二掺杂区相接触
半导体结构及其制造方法

[发明专利]半导体器件及其制作方法-CN202310220282.5在审
发明人：颜逸飞 -专利权人：福建省晋华集成电路有限公司
申请日： 2023-03-09 - 公布日： 2023-06-23 - 主分类号： H10B12/00 文献下载
摘要：本发明公开了半导体器件及其制作方法，半导体器件包括衬底、多条字线、电介质层以及多条位线。衬底包括有源结构与浅沟渠隔离，字线埋设在衬底内并分别与有源结构、浅沟渠隔离交错。电介质层设置在衬底上，覆盖字线的顶面。位线朝着第一方向延伸在衬底上，其中，位线包括同时重叠于有源结构与浅沟渠隔离、且底面仅物理性接触电介质层的至少一第一位线，与下方设置穿过电介质层并直接接触有源结构的多个位线插塞的多条第二位线。
半导体器件及其制作方法

[实用新型]半导体器件-CN202320429767.0有效
发明人：颜逸飞 -专利权人：福建省晋华集成电路有限公司
申请日： 2023-03-09 - 公布日： 2023-08-08 - 主分类号： H10B12/00 文献下载
摘要：本实用新型公开了半导体器件，半导体器件包括衬底、多条字线、电介质层以及多条位线。衬底包括有源结构与浅沟渠隔离，字线埋设在衬底内并分别与有源结构、浅沟渠隔离交错。电介质层设置在衬底上，覆盖字线的顶面。位线朝着第一方向延伸在衬底上，其中，位线包括同时重叠于有源结构与浅沟渠隔离、且底面仅物理性接触电介质层的至少一第一位线，与下方设置穿过电介质层并直接接触有源结构的多个位线插塞的多条第二位线。
半导体器件