专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1747562个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体结构及其制备方法-CN202110919736.9在审
  • 程明;李冉;孙正庆;金星 - 长鑫存储技术有限公司
  • 2021-08-11 - 2023-05-16 - H10B12/00
  • 本发明提供了一种半导体结构及其制备方法,涉及半导体技术领域,包括:衬底;字线结构,字线结构在衬底上沿第一方向延伸且在第二方向间隔排布,第二方向与第一方向垂直;间隔结构,间隔结构位于字线结构上方,间隔结构包括第一间隔层和空气间隙,第一间隔层设置在间隔结构的底部,空气间隙设置在第一间隔层的上方,在第二方向上,空气间隙位于第一间隔层之间;以及,接触插塞,设置在间隔结构之间。在间隔结构中设置有第一间隔层和空气间隙,从而提高电容接触孔间的电阻,增加电容接触孔间的绝缘性能,减少寄生电容产生,同时增加电容接触孔间隔电阻有助于实现减小电容接触孔间隔尺寸,扩大电容接触孔尺寸,提高电容与有源区之间导通效果
  • 半导体结构及其制备方法
  • [发明专利]半导体存储器件-CN201710610251.5有效
  • 金莹做;金锡九 - 爱思开海力士有限公司
  • 2017-07-25 - 2021-11-02 - H01L27/11551
  • 该半导体存储器件包括:单元阵列区域,所述单元阵列区域形成在基板上;字线接触区域;以及页面缓冲区域,所述页面缓冲区域经由多条位线联接到所述单元阵列区域,其中,所述多条位线中的至少一条具有朝向所述字线接触区域的弯曲结构根据实施方式,可减少由自然的单元插头弯曲现象引起的单元插头与接触插头之间的错位,从而提高半导体存储器件的操作可靠性。
  • 半导体存储器件
  • [发明专利]存储装置-CN201110353443.5有效
  • 宫田幸児;大塚渉 - 索尼公司
  • 2011-11-09 - 2012-05-30 - G11C5/02
  • 该存储装置包括晶体管阵列和多个存储元件,晶体管阵列包括:基板;多个平行的字线;多个平行的第一位线;位接触电极;节点接触电极,其设置在中间夹有位接触电极的两个相邻字线之中各字线的与位接触电极相反的一侧,且连接到扩散层,多个存储元件具有:下部电极,其连接到节点接触电极并相对各存储元件设置,下部电极的设置位置为,在与基板的表面平行的平面内,在靠近位接触电极的方向上从节点接触电极正上方偏移;存储层;多个平行的第二位线,其中,各第二位线叠加在与第一位线两侧处的节点接触电极相连接的下部电极上。
  • 存储装置
  • [发明专利]半导体结构及其制造方法-CN202110431359.4在审
  • 肖德元;郁梦康;苏星松;白卫平;平尔萱 - 长鑫存储技术有限公司
  • 2021-04-21 - 2022-10-21 - H01L27/108
  • 半导体结构包括:基底;半导体位线,半导体位线位于基底上;半导体通道,半导体通道位于半导体位线表面,在沿基底指向半导体位线的方向上,半导体通道包括依次排列的第一掺杂区、沟道区以及第二掺杂区,第一掺杂区与半导体位线相接触,且半导体位线与半导体通道具有相同的半导体元素;字线字线环绕沟道区设置;介质层,介质层位于半导体位线与字线之间,且还位于字线远离基底的一侧;电容结构,电容结构位于第二掺杂区远离沟道区的一侧,且电容结构与第二掺杂区相接触
  • 半导体结构及其制造方法
  • [发明专利]半导体存储器装置-CN202211082798.X在审
  • 卢仁浩;郭东华;文炅燉;李元锡 - 三星电子株式会社
  • 2022-09-06 - 2023-06-16 - H10B12/00
  • 所述半导体存储器装置包括:基底,包括有源区域,有源区域具有第一杂质区域和第二杂质区域;字线,在基底的第一表面上,字线在第一方向上延伸;第一位线,在字线上,第一位线在与第一方向交叉的第二方向上延伸,并且第一位线连接到第一杂质区域;第一接触塞,在第一位线之间,第一接触塞分别连接到第二杂质区域;第二位线,在基底的第二表面上,第二位线电连接到第一杂质区域;以及第一电容器,在第一接触塞上。
  • 半导体存储器装置
  • [发明专利]位线接触结构及其形成方法、半导体结构和半导体器件-CN202110586341.1有效
  • 刘浩 - 长鑫存储技术有限公司
  • 2021-05-27 - 2022-03-18 - H01L21/8242
  • 本公开涉及一种位线接触结构及其形成方法、半导体结构和半导体器件,包括:提供基底;基底包括衬底、在衬底中间隔排布的浅沟槽隔离结构及并排分布于衬底中的多个字线结构,且字线结构的顶部均设置有第一钝化层;在第一钝化层表面形成掩膜层,并对掩膜层进行刻蚀,以多个第一掩膜块,相邻两个第一掩膜块之间均具有第一开口,且第一开口的横向尺寸沿第一方向逐渐减少;利用第一掩膜块对衬底和字线结构进行刻蚀,以在基底中形成位线接触孔,位线接触孔的横向尺寸沿第一方向逐渐减少;在位线接触孔内沉积第一导电层,以形成位线接触结构;所述第一方向由掩膜层指向第一钝化层。通过形成方法形成的位线接触结构,可以防止在位线接触孔中形成空洞。
  • 接触结构及其形成方法半导体半导体器件
  • [发明专利]半导体器件位线形成方法、半导体器件-CN201811184657.2在审
  • 不公告发明人 - 长鑫存储技术有限公司
  • 2018-10-11 - 2020-04-21 - H01L21/768
  • 该方法包括:提供半导体衬底,半导体衬底包括有源区、浅沟槽隔离结构、埋入式字线以及埋入式字线上方的凹槽;沉积隔离层,隔离层填充凹槽并覆盖半导体衬底的上表面;利用具有有源区图形的第一掩膜层选择性刻蚀隔离层,使凹槽内剩余的隔离层厚度小于凹槽的深度;沉积位线接触层,位线接触层填充隔离层的上表面沟槽;沉积位线导电层;利用具有位线图形的第二掩膜层选择性刻蚀位线导电层与位线接触层,第二掩膜层沿任一有源区的截面宽度大于有源区内两埋入式字线沿有源区的截面间距本公开可以增加位线接触的面积,降低接触电阻,提高存储单元的数据读写性能。
  • 半导体器件线形成方

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top